(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-67898

(P2001-67898A)

(43)公開日 平成13年3月16日(2001.3.16)

(51) Int.Cl.7	識別記号	F I	テーマコード(参考)
G11C 29/00	671	G11C 29/00	671F 5B024
			671P 5L106
11/401		11/24	271 A

審査請求 未請求 請求項の数15 OL (全 28 頁)


(21)出願番号	特願平11-243211	(71) 出願人 000006013
		三菱電機株式会社
(22)出顧日	平成11年8月30日(1999.8.30)	東京都千代田区丸の内二丁目2番3号
		(72)発明者 古谷 清広
	東京都千代田区丸の内二丁  <b>菱電機株式会社</b> 内	東京都千代田区丸の内二丁目2番3号
		菱電機株式会社内
		(72)発明者 朝倉 幹雄
		東京都千代田区丸の内二丁目2番3号
	菱電機株式会社内	菱電機株式会社内
	(74)代理人 100064746	
		弁理士 深見 久郎 (外3名)
		最終質に統

# (54) 【発明の名称】 半導体記憶装置

# (57) 【要約】

【課題】 少ない制御信号数でメモリセルキャパシタ間およびワード線間の電圧ストレスを加速する。

【解決手段】 テストモード動作時アドレス端子を介して与えられる少数の信号から内部テスト制御信号をテスト信号発生回路(8)により生成する。このテスト制御信号に従ってアドレスバッファ(2)からの内部ロウアドレス信号ビットの値を設定し、かつテスト制御信号に従ってテスト制御機能付行系制御回路(10)が行選択回路(3)およびビット線周辺回路(4)の動作を制御する。複数のワード線を同時に選択状態へ駆動し、少数の制御信号に従って加速試験を短時間で実行する。



1

## 【特許請求の範囲】

【請求項1】 行列状に配列される複数のメモリセル、 各前記行に対応して配置され、各々に対応の行のメモリ セルが接続する複数のワード線、

各前記列に対応して配置され、各々に対応の列のメモリ セルが接続する複数のビット線対、

各前記列に対応して配置され、活性化時対応の列上のメ モリセルのデータの検知および増幅を行なう複数のセン スアンプ回路、

各前記列に対応して配置されかつ基準電圧伝達線に結合 10 され、活性化時前記基準電圧伝達線上の電圧を対応の列 のビット線対へ伝達するための複数のビット線プリチャ ージ回路、および第1のテストモード動作時、各前記ビ ット線プリチャージ回路を活性化しかつ前記複数のワー ド線の第1の所定数のワード線を同時に選択状態へ駆動 し、かつ第2のテストモード動作時、前記複数のビット 線プリチャージ回路を非活性化しかつ前記複数のワード 線の第2の所定数のワード線を同時に選択状態へ駆動し かつさらに前記複数のセンスアンプ回路を活性化するた めのテスト制御回路を備える、半導体記憶装置。

【請求項2】 各前記ピット線対は、通常アクセスモー ド時に相補なデータ信号を伝達する第1 および第2のビ ット線を含み、

各前記列のメモリセルの各々は対応のビット線対の前記 第1および第2のビット線の一方に接続され、

前記複数のワード線は、前記第1のビット線に接続する メモリセルが接続する第1のワード線と、前記第2のビ ット線に接続するメモリセルが接続する第2のワード線 とを含み、

前記テスト制御回路は、前記第1のテストモード動作 時、第1のテスト指示信号の活性化時に前記第1のワー ド線を選択状態へ駆動するための手段を含む、請求項1 記載の半導体記憶装置。

【請求項3】 前記テスト制御回路は、前記第1のテス ト指示信号の活性化時、前記基準電圧伝達線の電圧を第 1の論理レベルの電圧に設定するための手段をさらに備 える、請求項2記載の半導体記憶装置。

【請求項4】 前記テスト制御回路は、さらに、前記第 1のテストモード動作時、第2のテスト指示信号の活性 化に応答して前記複数のワード線を同時に選択し、かつ 40 前記基準電圧伝達線の電圧を第2の論理レベルの電圧に 設定するための手段を備え、前記第2のテスト指示信号 は、前記第1のテスト指示信号よりも先に活性化され る、請求項3記載の半導体記憶装置。

【請求項5】 前記第2の所定数のワード線は、前記複 数のワード線すべてを備える、請求項1記載の半導体記 憶装置。

前記第2の所定数のワード線は物理的に 【請求項6】 1本置きに配置されるワード線を含む、請求項1記載の 半導体記憶装置。

2

【請求項7】 各々が、行列状に配列される複数のメモ リセルと、各行に対応して配置され、各々に対応の行の メモリセルが接続する複数のワード線と、各前記列に対 応して配置され、各々に対応の列のメモリセルが接続す る複数のビット線対とを含む複数のメモリブロック、

前記複数のメモリブロックに対応して列方向に隣接する メモリブロックにより共有されるように配置され、かつ 各々が対応のメモリブロックの各前記列に対応して配置 され、活性化時、対応の列のメモリセルのデータの検知 および増幅を行なう複数のセンスアンプ回路を含む複数 のセンスアンプ群、

各前記センスアンプ群と対応のメモリブロックとの間に 配置され、各々が、活性化時対応のセンスアンプ群と対 応のメモリブロックとを分離するための複数のビット線 分離回路、

各前記メモリブロックの列に対応して、前記列方向に隣 接するメモリブロックに共有されるように配置され、各 々が、活性化時対応のメモリブロックの列に基準電圧を 伝達するための複数のビット線プリチャージ回路を含む 複数のビット線プリチャージ回路群、および第1のテス トモード動作時、各前記ビット線プリチャージ回路を活 性化しかつ前記複数のビット線分離回路を非活性化し、 かつ前記複数のメモリブロックにおいて複数のワード線 のうち第1の所定数のワード線を同時に選択状態へ駆動 し、かつ第2のテストモード動作時、前記複数のビット 線プリチャージ回路を非活性化しかつ前記複数のビット 線分離回路を非活性化し、かつ前記複数のメモリブロッ クにおいて複数のワード線の第2の所定数のワード線を 同時に選択状態へ駆動しかつ前記複数のセンスアンプ回 路群を活性化するためのテスト制御回路を備える、半導 体記憶装置。

【請求項8】 各前記ピット線対は、通常アクセスモー ド時に相補なデータ信号を伝達する第1および第2のビ ット線を含み、前記複数のメモリブロック各々において 各列のメモリセルの各々は、前記第1および第2のビッ ト線の一方に接続され、

前記複数のワード線は前記第1のピット線に接続するメ モリセルが接続する第1のワード線と、前記第2のビッ ト線に接続するメモリセルが接続する第2のワード線と を含み、

前記テスト制御回路は、前記第1のテストモード動作時 第1のテスト指示信号の活性化に応答して前記複数のメ モリブロックにおいて前記第1のワード線を選択状態へ 駆動するための手段を含む、請求項7記載の半導体記憶 装置。

前記テスト制御回路は、前記第1のテス 【請求項9】 ト指示信号の活性化時、前記基準電圧伝達線の電圧を第 1の論理レベルの電圧に設定するための手段をさらに備 える、請求項8記載の半導体記憶装置。

【請求項10】 前記テスト制御回路はさらに、前記第

3

1のテストモード動作時、第2のテスト指示信号の活性 化に応答して前記複数のメモリブロックにおいて前記複 数のワード線を同時に選択しかつ前記基準電圧線の電圧 を第2の論理レベルの電圧に設定するための手段を備 え、前記第2のテスト指示信号は前記第1のテスト指示 信号よりも先に活性化される、請求項9記載の半導体記 憶装置。

【請求項11】 前記第2の所定数のワード線は、各前記メモリブロックに含まれる複数のワード線すべてである、請求項7記載の半導体記憶装置。

【請求項12】 前記第2の所定数のワード線は、各前記メモリブロックにおいて物理的に1本置きに配置されるワード線を含む、請求項7記載の半導体記憶装置。

【請求項13】 前記テスト制御回路は、外部からの複数の制御信号に従って活性化タイミングが決定される複数の内部動作制御信号を発生する手段を含み、前記複数の内部動作制御信号に従って前記ピット線プリチャージ回路、前記センスアンプ回路およびワード線が駆動される、請求項1または7記載の半導体記憶装置。

【請求項14】 前記テスト制御回路は、前記外部から 20 の複数の制御信号に従ってワード線を特定する内部アドレス信号を生成する手段をさらに含む、請求項13記載の半導体記憶装置。

【請求項15】 前記テスト制御回路は、前記第2のテストモード動作時、外部からの制御信号に従って前記複数のメモリブロックを同時に選択状態とするための手段をさらに含む、請求項7記載の半導体記憶装置。

## 【発明の詳細な説明】

## [0001]

【発明の属する技術分野】この発明は半導体記憶装置に 30 関し、特に、ダイナミック型半導体記憶装置におけるメモリセル間に電圧ストレスを印加するための構成に関する。より特定的には、この発明は、少ない信号数で隣接メモリセルキャパシタ間に電圧ストレスを印加するための構成に関する。

## [0002]

【従来の技術】製造されたデバイスから寿命の短いデバイスを除去して出荷するために、バーンイン試験と呼ばれる加速試験が行なわれる。この加速試験においては、実際の使用条件よりも厳しい条件下で製造後のデバイス 40を一定期間動作させ、寿命の短いデバイスを破壊する。すなわち、この加速試験により、通常の不良検出テストで検出されなかった潜在的な欠陥をストレス加速により顕在化させる。

【0003】ダイナミック型半導体記憶装置(以下、DRAMと称す)の場合、デバイス上の素子のうち大部分を占めるメモリセルのバーンイン試験が最も重要である。しかしながら、DRAMの大記憶容量化に伴って、DRAMの1回の通常動作サイクルでは、全メモリセルのうちごく一部分しか動作しない。1本のワード線に接50

4

続されるメモリセルの数が限られており、また1回の通常動作で選択されるワード線の数は、リフレッシュサイクルにより決定される。たとえば、256M DRAMは、8Kリフレッシュサイクルを有しており、1回の通常動作サイクルでは、全メモリセルのうち1/8192(8K)のメモリセルだけが選択される。したがって、すべてのメモリセルに対しバーンイン試験を行なうためには、8K回メモリセル行を選択する必要があり、バーンイン試験に要する時間が長くなるという問題があった。

【0004】このバーンイン試験に要する時間を短縮するために、加速試験モード時、通常動作時よりも多くのワード線を同時に選択して、より多くのメモリセルを選択する構成がたとえば1996シンポジウム・オン・VLSIサーキッツ・ダイジェスト・オブ・テクニカル・ペーパーズの194頁から195頁に記載されている。

【0005】図25は、上述の文献に示されるワード線 駆動制御部の構成を概略的に示す図である。図25にお いて、ワード線駆動制御部は、テストモードロウデコー ダラッチ指示信号TM-RDLTCとロウアドレス信号 RowAddrを受けるブロックデコーダ500と、ブ ロックデコーダ500の出力信号のHレベルを昇圧して プロック選択信号BLKSELを生成するレベルシフタ 501と、テストモードワード線ラッチ指示信号TMW LLTCとテストモードワード線リセット指示信号TM WLRSTと内部ロウアドレスストローブ信号RASと を受けるワード線(WL)リセット回路502と、ワー ド線活性化指示信号WLONとプリデコード信号X12 とWLリセット回路502からのワード線非活性化指示 信号WLOFFとを受けて、ワード線活性化タイミング 信号およびワード線リセットタイミング信号を生成する レベルシフタ503と、レベルシフタ503からのタイ ミング信号をバッファ処理してワード線ドライブ信号W LDVを生成するバッファ回路504と、レベルシフタ 503からのタイミング信号とバッファ回路504から のワード線ドライブ信号WLDVとを受けてワード線リ セット信号WLRSTを生成するNOR回路505とを 含む。

【0006】ブロックデコーダ500は、テストモードロウデコーダラッチ指示信号TMRDLTCが活性状態となると、ロウアドレス信号RowAddrの状態にかかわらずリセットされずセット状態を維持し、ブロック選択信号BLKSELをHレベルに固定する(メモリブロックが選択されたとき)。

【0007】WLリセット回路502は、通常動作モード時においては、内部ロウアドレスストローブ信号RASに従ってワード線リセットタイミング信号WLOFFを活性状態へ駆動する。テストモード時には、テストモードワード線ラッチ指示信号TM-WLLTCが活性状態の間、ワード線リセットタイミング信号WLOFFを

非活性状態に維持し、テストモードワード線リセット指示信号TM-WLRSTが与えられると、ワード線リセットタイミング信号WLOFFを活性状態へ駆動する。

【0008】レベルシフタ503は、ワード線活性化タイミング信号WLONとプリデコード信号X12とを受け、このプリデコード信号X12が活性状態にあるとき、ワード線活性化タイミング信号WLONに従って活性状態のワード線駆動タイミング信号を生成する。レベルシフタ503は、ワード線リセットタイミング信号WLOFFが活性化されるまで、この状態を維持する。

【0009】NOR回路505は、ワード線ドライブ信号WLDVが非活性状態となり、かつレベルシフタ503の出力信号がHレベルとなり、ワード線リセット信号WLRSTをHレベルの活性状態へ駆動する。ワード線ドライブ信号WLDVがHレベルの活性状態の間、このNOR回路505は、ワード線リセット信号WLRSTをLレベルの非活性状態に維持する。

【0010】ワード線駆動制御部は、さらに、ワード線WLi+1に対応して設けられ、レベルシフタ501からのブロック選択信号BLKSELの活性化に応答して20活性化され、プリデコード信号XAijおよびXAklをデコードするデコード回路506aと、デコード回路506aの出力信号を反転しかつラッチするラッチ回路507aと、ラッチ回路507aの出力信号がLレベルの活性状態のとき、ワード線ドライブ信号WLDVを対応のワード線WLi+1に伝達するワード線ドライブ回路508aと、ワード線リセット信号WLRSTの活性化に応答してワード線WLi+1を接地電圧レベルにリセットするリセット用トランジスタ509aを含む。

【0011】ワード線WLiに対しても同様、ブロック 30 選択信号BLKSELの活性化に応答して活性化されプリデコード信号XAijおよびXAklをデコードするデコード回路506bと、デコード回路506bの出力信号を反転しかつラッチするラッチ回路507bと、ラッチ回路507bの出力信号がLレベルの活性状態のとき、ワード線ドライブ信号WLDVを対応のワード線WLiに伝達するワード線ドライブ回路508bと、ワード線リセット信号WLRSTの活性化時導通しワード線WLiを接地電圧レベルにリセットするリセット用トランジスタ509bが設けられる。 40

【0012】デコード回路506aおよび506bには、異なる組合せのプリデコード信号が与えられる。ブロック選択信号BLKSELが選択するメモリブロック内において、プリデコード信号X12が選択するワード線群のうち、プリデコード信号XAijおよびXAklに従って1つのワード線が選択される。次に、この図25に示すワード線駆動制御部のテストモード時の動作を図26に示す信号波形図を参照して説明する。

【0013】テストモード時に、まずテストモード指示信号TMを活性化し、同時にテストモードロウデコーダ 50

6

ラッチ指示信号TM-RDLTCおよびテストモードワード線ラッチ指示信号TM-WLLTCを活性状態へ駆動する。これにより、ブロックデコーダ500が、ラッチ状態に設定され、またWLリセット回路502が、ラッチ状態に設定される。

【0014】このテストモード設定時においては、ワード線活性化タイミング信号WLONは非活性状態にあり、レベルシフタ503からのワード線活性化タイミング信号はLレベルであり、ワード線ドライブ信号WLDVがLレベル、ワード線リセット信号WLRSTがHレベルにあり、ワード線WLi+1およびWLiはLレベルに維持されている。また、ロウアドレスが与えられていないため、レベルシフタ501からのブロック選択信号BLKSELはLレベルにある。

【0015】このテストモードにおいて、外部からのロウアドレスストローブ信号/RASをLレベルの活性状態へ駆動し、同時に行アドレス信号を与える。この行アドレス信号に従って、ブロックデコーダ500が選択され、ブロックデコーダ500の出力信号がHレベルに立上がり、このHレベルが、テストモードロウデコーダラッチ指示信号TM-RDLTCに従ってラッチされる。したがって、レベルシフタ501からのブロック選択信号BLKSELが、このテストモード期間中Hレベルに固定される。このブロック選択信号BLKSELがHレベルに固定され、デコード回路506aおよび506bが活性化される。

【0016】この外部からのロウアドレスストローブ信号/RASに従って内部ロウアドレスストローブ信号RASが活性化され、応じてワード線駆動タイミング信号WLONが活性化される。プリデコード信号XAijおよびXAklおよびX12が与えられたロウアドレス信号に従って生成され、指定されたワード線(図26においてはワード線WL1)が選択状態へ駆動される。残りのワード線は非選択状態にある。

【0017】次いで、外部のロウアドレスストローブ信号/RASを一旦非活性状態に設定する。このとき内部ロウアドレスストローブ信号RASも非活性化される。しかしながら、WLリセット回路502は、テストモードワード線ラッチ指示信号TM-WLLTCの活性化に応答してワード線リセットタイミング信号WLOFFを非活性状態に維持する。したがって、レベルシフタ503からのタイミング信号はHレベルを維持し、選択ワード線WL1は選択状態を維持する。

【0018】次いで再び、外部からのロウアドレスストローブ信号/RASを活性状態へ駆動し、別の行アドレスを与え、別のワード線を選択状態へ駆動する。この別のワード線WL2が選択状態へ駆動された場合、先に選択されたワード線WL1は選択状態を維持している。以降、外部のロウアドレスストローブ信号/RASをトグルして行アドレスを同時に与えることにより、複数のワ

ード線が同時に選択状態に駆動される。

【0019】この複数のワード線が選択状態に維持され た状態で、ワード線駆動信号WLDVの電圧レベルを上 昇させ、ワード線WLに接続されるメモリセルトランジ スタのゲート絶縁膜の電圧ストレスの加速を実行する。 【0020】テストモード完了時においては、テストモ ード指示信号TMを活性化し、同時にテストモードワー ド線リセット信号TM-WLRSTを活性化する。これ により、WLリセット回路502が活性化され、ワード 線リセットタイミング信号WLOFFが活性化される。 10 応じてレベルシフタ503がリセットされ、ワード線駆 動タイミング信号がレレベルの非活性状態となり、ワー ド線ドライブ信号WLDVがLレベルに駆動される。ま た、NOR回路505からのワード線リセット信号WL RSTがHレベルの活性状態となり、リセットトランジ スタ509aおよび509bが導通しワード線WLi, WLi+1 (WL1, WL2) が非選択状態へ駆動され る。

【0021】また、このテストモードリセット時においては、テストモードロウデコーダラッチ指示信号TM-20RDLTCも、応じて非選択状態へ駆動され、ブロックデコーダ500が、リセットされ、レベルシフタ501からのブロック選択信号BLKSELがLレベルの非選択状態となり、デコード回路506aおよび506bが非活性化される。

【0022】このテストモード時において、ブロック選択信号BLKSELをHレベルに固定することにより、プリデコード信号XAijおよびXAklが変化しても行デコード回路506a、506bはリセットされず、デコード動作を行なうだけであり、そのデコード結果が30ラッチ回路507aおよび507bによりラッチされ、一旦選択されたワード線は、このテストモード期間中選択状態を維持する。

【0023】複数のワード線を選択状態に維持して加速 試験を行なうことにより、1本のワード線を選択して加 速試験を行なう場合に比べて大幅に加速試験に要する時 間を短縮することができる。

【0024】図27は、上述の文献における半導体記憶装置のビット線周辺回路の構成を概略的に示す図である。図27において、ビット線対BLおよびZBLに対40し、切換制御信号MUXに従ってビット線BLおよびZBLをセンスアンプ回路(SA)510に接続するビット線分離ゲート511と、テストモードイコライズ指示信号TMEQおよび/TMEQに従ってビット線イコライズ電圧VEQおよび出カイネーブル端子(/Gピン)からの電圧の一方を選択する電圧選択回路513と、ビット線プリチャージ制御回路515の出力信号に従って電圧選択回路513からの電圧をビット線BLおよびZBLへ伝達するビット線プリチャージ回路512が設けられる。

8

【0025】ビット線BLとワード線WLの交差部にメモリセルMCが配置される。このメモリセルMCは、キャパシタCmと、ワード線WL上の信号電位に応答してキャパシタCmとビット線BLを接続するnチャネルMOSトランジスタTmを含む。

【0026】ビット線プリチャージ制御回路515は、テストモードイコライズ指示信号TM-SAEQとビット線イコライズ指示信号EQLとを受け、一方の活性化時ビット線プリチャージ回路512を活性化する。

【0027】ビット線プリチャージ回路512は、ビット線プリチャージ制御回路515の出力信号の活性化時、導通し、電圧選択回路513からの電圧をビット線BLおよびZBLへそれぞれ伝達するMOSトランジスタTcおよびTeと、ビット線BLおよびZBLを短絡するnチャネルMOSトランジスタTdを含む。

【0028】電圧選択回路513は、テストモードイコライズ指示信号TMEQの活性化時導通し、出力イネーブル端子(/Gピン)を介して外部から与えられた電圧を伝達するトランスファーゲートTgと、テストモードイコライズ指示信号/TMEQの非活性化時導通し、図示しないビット線プリチャージ電圧発生回路からの中間電圧VEQを伝達するトランスファーゲートTfを含む。

【0029】センスアンプ回路(SA)510に対しては、センスアンプ制御回路514からの出力信号に応答して導通し、センスアンプ回路(SA)510へ電源電圧および接地電圧をそれぞれ伝達するpチャネルMOSトランジスタT b およびn チャネルMOSトランジスタT a が設けられる。

【0030】センスアンプ制御回路514は、センスアンプ活性化信号SETの反転信号/SETとテストモードイコライズ指示信号TM-SAEQを受けるNOR回路514aの出力信号を反転するインバー夕回路514bを含む。NOR回路514aの出力信号がnチャネルMOSトランジスタTaのゲートへ与えられ、インバータ回路514bの出力信号がMOSトランジスタTbのゲートへ与えられる。

【0031】次に、この図27に示すビット線周辺回路の動作を図28に示す信号波形図を参照して説明する。

【0032】通常のデータアクセスが行なわれるノーマルリード/ライトモード時においては、外部からのロウアドレスストローブ信号/RASに従ってワード線WLが選択され、選択メモリセルに対するアクセス(リードまたはライト)が行なわれる。このときには、テストモードイコライズ指示信号TM-SAEQおよびTMEQは、レレベルの非活性状態にある。したがって、電圧選択回路513は、内部のビット線プリチャージ電圧発生回路からのプリチャージ電圧VEQを選択し、制御回路514および515は、それぞれセンスアンプ活性化信号/SETおよびビット線イコライズ指示信号EQLに

9

従ってセンスアンプ510の活性化およびビット線プリ チャージ回路512の活性化を制御する。

【0033】テストモードに入ると、テストモード指示 信号TMが活性化され、テストモードイコライズ指示信 号TMEQがHレベルとなり、またテストモードイコラ イズ指示信号TM-SAEQがHレベルに設定される。 電圧選択回路513が、外部から出力イネーブル端子 (/Gピン)を介して与えられる外部電圧を選択する。 ビット線プリチャージ回路512は、ビット線プリチャ ージ制御回路515の出力信号の活性化に応答して活性 10 化され、電圧選択回路513からの与えられる外部電圧 をビット線BLおよびZB上に伝達する。センスアンプ 回路510は、センスアンプ制御回路514の出力信号 に従って非活性状態に維持される。この外部からの電圧 をLレベルに強制的に設定し、ワード線の多重選択を先 の図25に示す構成を利用して行なうことにより、メモ リセルトランジスタTmのゲート絶縁膜に、ワード線W **し上の電圧に等しいストレスが印加される。これによ** り、メモリセルトランジスタのゲート絶縁膜の電圧スト レスの加速を行なうことができる。

#### [0034]

【発明が解決しようとする課題】図25に示す構成において、ワード線WLはすべて選択し、図27の構成においてテストモードイコライズ指示信号TM-SAEQおよびTEQをHレベルに設定し、出力イネーブル端子

(/Gピン)から与えられる電圧を接地電圧レベルに設定することにより、すべてのメモリセルトランジスタのゲート絶縁膜に印加される電圧ストレスを同時に加速することができ、このゲート絶縁膜の電圧ストレス加速に要する時間を短縮することができる。

【0035】一方、このパーンイン試験においては、隣接メモリセルキャパシタ間の電圧ストレスを加速し、隣接メモリセルキャパシタ間の層間絶縁膜の潜在的な不良を顕在化させる試験モードがある。

【0036】図29(A)は、メモリセルMCの配置を 概略的に示す図である。図29(A)においては、ビット線対BL0,ZBL0およびBL1,ZBL1とワード線WL0-WL8の交差部に配置されるメモリセルを 示す。

【0037】メモリセルMCは、2つのメモリセルMC 40 を単位として、列方向に周期的に配置される。行方向 (ワード線延在方向) においてはメモリセルキャバシタ Cmが整列して配置され、またビット線コンタクトBC Tが行方向に整列して配置される。列方向において、2 つのメモリセルを含むメモリ単位の間にはワード線ピッチに等しい空き領域が存在する。

【0038】ビット線BL0およびZBL0に対してセンスアンプ回路SA0が設けられ、ビット線対BL1およびZBL1に対しセンスアンプ回路SA1が設けられる。2つのメモリセルMCを1つのビット線コンタクト50

10

BCTを介してビット線に接続することにより、コンタクト領域の数が低減され、応じてメモリセルを高密度に配置することができる。

【0039】図29(B)は、この図29(A)におけるメモリセルの行方向に沿った断面構造を概略的に示す図である。図29(B)において、メモリセルMCは、P型半導体基板領域520表面に形成される高濃度不純物領域521bおよび521cと、不純物領域521bに接続されるピット線となる導電層525と、不純物領域521bおよび521cの間にゲート絶縁膜(図示せず)を介して形成されるワード線となる導電層524を含む。

【0040】隣接メモリセルは、不純物領域521bとフィールド絶縁膜526を介して分離される高濃度不純物領域521aと、この高濃度不純物領域521aに接続するストレージノード電極層522aを含む。隣接メモリセルのトランジスタは示していない。

【0041】これらのストレージノード電極層522a および522b上にキャパシタ絶縁膜(図示せず)を介 して共通にセルプレート電極層523が形成される。

【0042】この図29(B)に示すように行方向にお いてメモリセルキャパシタのストレージノード電極層5 22 a および522 b の間の距離は小さく、このストレ ージノード電極間の層間絶縁膜の潜在的な不良を顕在化 させるために電圧ストレスを加速することを考える。こ の場合、図29(A)に示すように、行方向に並列して 配置されるメモリセルキャパシタCma、Cmb、Cm cおよびCmdにそれぞれLレベル、Hレベル、、Lレ ベル、およびHレベルのデータを書込み、Hレベルの電 圧レベルを上昇させる必要がある。すなわち、ビット線 BLOおよびBL1をHレベルに設定し、かつ補のビッ ト線ZBL0およびZBL1をLレベルに設定し、ワー ド線をすべて選択する。この動作を実現するためには、 図25および図27に示す構成においては、予め、通常 動作モードに従って、メモリセルキャパシタCma、C mb, CmcおよびCmdに、Lレベル、Hレベル、L レベルおよびHレベルのデータを書込む。次いで、テス トモードに入り、1つのワード線を選択して、センスア ンプを活性化してビット線ZBL0およびZBL1をL レベル、ビット線BLOおよびBL1をLレベルに設定 し、次いで順次ワード線を選択状態へ駆動する必要があ る。

【0043】しかしながら、メモリセルキャパシタCma-Cmdにデータを書込むためには、外部からアドレスを指定してメモリセルを選択してデータの書込を行なう必要がある。また、ワード線を順次選択するためには、先の図25に示す構成においては、外部からアドレスを順次指定する必要がある。このため、高速で全メモリセルを選択状態に置くことができず、バーンイン(加

30

速) 試験に要する時間が長くなるという問題が生じる。 【0044】バーンイン(加速)試験をパッケージ実装 後に行なう場合には、バーンインボードに形成された複 数のソケットにパッケージされた記憶装置を挿入し、複 数の記憶装置に対し同時にバーンイン試験が行なわれ る。この場合、アドレス信号を利用して順次内部ワード 線およびメモリセルの選択を行なう場合、ボード毎にア ドレス信号を与える必要がありバーンインテスタ(エー ジング装置) のピン端子数が不足するという問題が生じ る。

【0045】また、この加速試験をウェハレベルで行な う場合、テスタは、ウェハ上の複数のダイ(チップ)に プローブを接触させる。したがって、この場合、複数の ダイ(チップ)に対し、並列にアドレス信号を与える必 要があり、ウェハバーンインテスタのピン端子数が大幅 に不足するという問題が生じる。

【0046】また、従来の図25に示す構成のように、 ワード線をすべて同時に選択状態へ駆動する構成の場 合、ワード線間に存在する異物に対し電圧ストレスを加 速することができないという問題がある。

【0047】それゆえ、この発明の目的は、少ない制御 信号数でかつ短時間でメモリセルキャパシタ間に電圧ス トレスを印加することのできる半導体記憶装置を提供す ることである。

【0048】この発明の他の目的は、少ない制御信号数 でワード線間短絡の電圧ストレスを加速することのでき る半導体記憶装置を提供することである。

【0049】この発明のさらに他の目的は、少ない信号 で高速に複数のワード線を同時に選択状態へ駆動するこ とのできる半導体記憶装置を提供することである。

## [0050]

【課題を解決するための手段】請求項1に係る半導体記 憶装置は、行列状に配列される複数のメモリセルと、各 行に対応して配置され、各々に対応の行のメモリセルが 接続する複数のワード線と、各列に対応して配置され、 各々に対応の列のメモリセルが接続する複数のビット線 対と、各列に対応して配置され、活性化時対応の列上の メモリセルのデータの検知および増幅を行なうための複 数のセンスアンプ回路と、各列に対応して配置されかつ 基準電圧伝達線に結合され、活性化時基準電圧伝達線上 40 の電圧を対応の列のビット線対へ伝達するための複数の ビット線プリチャージ回路と、第1のテストモード動作 時、各ビット線プリチャージ回路を活性化しかつ複数の ワード線のうち第1の所定数のワード線を同時に選択状 態へ駆動し、かつ第2のテストモード動作時、複数のビ ット線プリチャージ回路を非活性化しかつ複数のワード 線の第2の所定数のワード線を同時に選択状態へ駆動し かつ複数のセンスアンプ回路を活性化するためのテスト 制御回路を備える。

12

ト線対が、通常アクセスモード時に相補なデータ信号を 伝達する第1および第2のビット線を含む。各列のメモ リセルの各々は、第1および第2のビット線の一方に接 続される。複数のワード線は、第1のビット線に接続す るメモリセルが接続する第1のワード線と、第2のビッ ト線に接続するメモリセルが接続する第2のワード線と を含む。テスト制御回路は、第1のテストモード動作 時、第1のテスト指示信号の活性化時第1のワード線を 選択状態へ駆動するための手段を含む。

10 【0052】請求項3に係る半導体記憶装置は、請求項 2のテスト制御回路が、第1のテスト指示信号の活性化 時、基準電圧伝達線の電圧を第1の論理レベルの電圧に 設定するための手段を備える。

【0053】請求項4に係る半導体記憶装置は、請求項 3のテスト制御回路がさらに、第1のテストモード動作 時、第2のテスト指示信号の活性化に応答して複数のワ ード線を同時に選択し、かつ基準電圧伝達線の電圧を第 2の論理レベルの電圧に設定するための手段を備える。 第2のテスト指示信号は第1のテスト指示信号よりも先 に活性化される。

【0054】請求項5に係る半導体記憶装置は、請求項 1の第2の所定数のワード線が、複数のワード線すべて を含む。

【0055】請求項6に係る半導体記憶装置は、請求項 1の第2の所定数のワード線が、物理的に1本置きに配 置されるワード線を含む。

【0056】請求項7に係る半導体記憶装置は、各々 が、行列状に配列される複数のメモリセルと、各行に対 応して配置され、各々に対応の行のメモリセルが接続す る複数のワード線と、各列に対応して配置され、各々に 対応の列のメモリセルが接続する複数のビット線対を含 む複数のメモリブロックと、列方向に隣接するメモリブ ロックにより共有され、各々が、対応のメモリブロック の列に対応して配置され、活性化時対応の列のメモリセ ルのデータの検知および増幅を行なう複数のセンスアン プ回路を含む複数のセンスアンプ群と、各センスアンプ 群と対応のメモリブロックとの間に配置され、各々が活 性化時対応のセンスアンプ群と対応のメモリブロックと を分離するための複数のビット線分離回路と、各ビット 線対に対応して隣接メモリブロックに共有されるように 設けられ、かつ基準電圧伝達線に結合され、活性化時基 準電圧伝達線上の電圧を対応の列のビット線対に伝達す るための複数のビット線プリチャージ回路と、テスト制 御回路とを備える。

【0057】このテスト制御回路は、第1のテストモー ド動作時、各ビット線プリチャージ回路を活性化しかつ 複数のビット線分離回路を非活性状態とし、かつさらに 各メモリブロックにおいて複数のワード線のうち第1の 所定数のワード線を同時に選択状態へ駆動し、かつ第2 【0051】請求項2に係る半導体記憶装置は、各ビッ 50 のテストモード動作時、複数のビット線プリチャージ回 路を非活性化し、かつ各メモリブロックにおいて複数の ワード線の第2の所定数のワード線を同時に選択状態へ 駆動しかつさらに複数のセンスアンプ回路を活性化す ス

【0058】請求項8に係る半導体記憶装置は、請求項7の半導体記憶装置において各ビット線対が、通常アクセスモード時相補なデータ信号を伝達する第1および第2のビット線を含む。各列のメモリセルの各々は、第1および第2のビット線の一方に接続される。各メモリブロックにおいて複数のワード線は、第1のビット線に接10続するメモリセルが接続する第1のワード線と、第2のビット線に接続するメモリセルが接続する第2のワード線とを含む。

【0059】この請求項8に係る半導体記憶装置のテスト制御回路は、第1のテストモード動作時第1のテスト指示信号の活性化に応答して第1のワード線を選択状態へ駆動するための手段を含む。

【0060】請求項9に係る半導体記憶装置は、請求項8のテスト制御回路が、第1のテスト指示信号の活性化時、基準電圧伝達線の電圧を第1の論理レベルの電圧に20設定するための手段をさらに備える。

【0061】請求項10に係る半導体記憶装置は、請求項9のテスト制御回路がさらに、第1のテストモード動作時、第2のテスト指示信号の活性化に応答して複数のワード線を同時に選択しかつ基準電圧伝達線の電圧を第2の論理レベルの電圧に設定するための手段を備える。第2のテスト指示信号は、第1のテスト指示信号よりも先に活性化される。

【0062】請求項11に係る半導体記憶装置は、請求項7の装置の第2の所定数のワード線は、複数のワード 30線すべてである。

【0063】請求項12に係る半導体記憶装置は、請求項7の第2の所定数のワード線は、物理的に1本置きに配置されるワード線を含む。

【0064】請求項13に係る半導体記憶装置は、請求項1または7のテスト制御回路が、外部からの複数の制御信号に従って活性化タイミングが決定される複数の内部動作制御信号を発生する手段を含む。これら複数の内部動作制御信号に従ってビット線プリチャージ回路、センスアンプ回路およびワード線が駆動される。

【0065】請求項14に係る半導体記憶装置は、請求項13のテスト制御回が、さらに、外部からの複数の制御信号に従ってワード線を特定する内部アドレス信号を生成する手段を含む。

【0066】請求項15に係る半導体記憶装置は、第2のテストモード動作時、外部からの制御信号に従って複数のメモリブロックを同時に選択状態とするための手段をさらに含む。

【0067】ビット線プリチャージ回路を活性化して複数のワード線を同時に選択することにより、ビット線プ 50

14

リチャージ回路からの電圧によりメモリセルへのデータ 書込を行なうことができ、列選択動作が不要となる。

【0068】また、ビット線プリチャージ回路を非活性化しかつ複数のワード線を同時に選択し、かつさらに複数のセンスアンプ回路を活性化することにより、メモリセルの記憶データに応じてビット線電圧レベルを設定でき、センスアンプ電源電圧を変更することにより、隣接メモリセルキャパシタ間の電圧ストレスを加速することができる。

【0069】さらに、物理的に1本置きのワード線を選択することによりワード線間の潜在的な短絡を電圧ストレス加速により顕在化させることができる。

【0070】また、外部制御信号を利用して内部動作制御信号および内部アドレス信号を生成することにより、加速試験時外部から印加される信号数を低減することができ、応じてバーンインテスタ(エージングテスタ)のピン数(プローブ数)を低減することができる。

[0071]

40

【発明の実施の形態】 [全体の構成] 図1は、この発明に従う半導体記憶装置の全体の構成を概略的に示す図である。図1において、半導体記憶装置は、行列状に配列される複数のメモリセルを有するメモリセルアレイ1と、外部からのアドレス信号ADを取込み内部アドレス信号を生成するアドレスバッファ2と、アドレスバッファ2からの内部行アドレス信号に従ってメモリセルアレイ1のアドレス指定された行を選択状態へ駆動する行選択回路3と、メモリセルアレイ1の各列に対応して配置されるピット線に対して設けられるピット線周辺回路4を含む。

【0072】メモリセルアレイ1においては、メモリセルの行それぞれに対応してワード線が配置されており、またメモリセルの列それぞれに対応してビット線対が配置される。ビット線周辺回路4は、ビット線対それぞれに対応して設けられるセンスアンプ回路およびビット線プリチャージ/イコライズ回路を含む。

【0073】この半導体記憶装置は、さらに、ビット線周辺回路4に含まれるビット線イコライズ/プリチャージ回路に対しプリチャージ電圧VBLを与えるVBL発生回路5と、ビット線周辺回路4に含まれるセンスアンプ回路に対する電源電圧を与えるセンスアンプ電源回路6と、テストモード指示信号TEと内部ロウアドレスストローブ信号(アレイ活性化信号)RASに従って行選択に関連する動作を制御するテスト制御回路(行系制御回路)7を含む。

【0074】VBL発生回路5およびセンスアンプ電源回路6は、テストモード指示信号TEの活性化時、その発生電圧レベルを、外部から制御することができる。

【0075】テスト制御回路7は、テストモード指示信号TEの活性化時、アドレス端子に与えられるアドレス信号ADを取込み内部テスト制御信号00-03を生成

するテスト信号発生回路 8 と、テスト信号発生回路 8 からのテスト制御信号 Φ 0 ー Φ 3 に従って、テストモード時、行系回路の制御信号を生成し、通常動作モード時には、内部ロウアドレスストローブ信号 R A S に従って行系回路制御信号を生成するテスト制御機能付行系制御回路 1 0 を含む。アドレスバッファは、テスト信号発生回路 8 からのテスト指示信号を受け、テスト制御機能付行系制御回路 1 0 の制御の下に動作し、このテスト指示信号に従って内部アドレス信号を生成する。テスト制御機能付行系制御回路 1 0 は、行選択回路 3 およびビット線 10 周辺回路 4 の動作を制御する。

【0077】内部ロウアドレスストローブ信号RASは、単にバッファ回路を介して外部から与えられる外部ロウアドレスストローブ信号ext/RASに従って生成されてもよい。また、これに代えて、内部ロウアドレスストローブ信号RASは、アレイ活性化を指示するアクティブコマンドが与えられたときに、活性状態へ駆動されてもよい。ここで、コマンドは、複数の外部信号の状態の組合せにより与えられる。

【0078】 [テストモード指示信号発生部の構成] 図 2は、テストモード指示信号発生部の構成の一例を示す 30 図である。図 2 において、テストモード指示信号TEは、パッド8aを介して外部から与えられる。このパッド8aは、ピン端子に接続されるパッドであってもよく、また空きパッドであってもよい。ウェハレベルで加速試験を行なう場合には、テスタから、任意のパッドに対しテストモード指示信号TEを与えることができる。パッケージ実装後においては、このパッド8aがピン端子に接続され、このピン端子を介して外部のテスタからテストモード指示信号が与えられる。このパッケージ実装後において利用されるピン端子は、テストモード時に 40 使用されないピン端子であればよい。

【0079】図3は、テストモード指示信号発生部の他の構成を示す図である。図3においては、テストモード指示信号TEは、特定の外部からのアドレス信号ビットA0-A3を受けるテストモード設定回路8bから生成される。テストモード設定回路8bは、これらのアドレス信号ビットA0-A3のタイミング関係に従ってテストモード指示信号TEの活性化および非活性化を行なう。アドレス信号ビットA0-A3は、また加速試験時において行アドレス信号の設定および行選択動作タイミ 50

16

ングの決定のために使用され、これらのテスト動作時に使用されないタイミング関係を使用して、テストモード指示信号TEの活性/非活性化が実現される。たとえば、アドレス信号ビットA1ーA3がHレベルとなった後に、アドレス信号ビットA0がHレベルに立上がると、テストモード指示信号TEが活性化される。アドレス信号ビットA0およびA1がともに立上がった後に、アドレス信号ビットA2およびA3がHレベルに立上がると、テストモード指示信号TEが非活性化される。この図3に示す構成の場合、テストモードの設定には、テストモード時の制御信号を使用することができ、信号数の増加は生じず、テスタのピン端子の増加を防止することができる。

【0080】 [テスト信号発生回路の構成] 図4は、図1に示すテスト信号発生回路8の構成の一例を示す図である。図4において、テスト信号発生回路8は、外部からのアドレス信号ビットAi(i=0-3)とテストモード指示信号TEを受けるNAND回路8aと、NAND回路8aの出力信号を反転してテスト制御信号 $\phi$ iを生成するインバー夕回路8bを含む。

【0081】テストモード指示信号TEがLレベルの非活性状態のときには、テスト制御信号φiは、Lレベルに固定される。テストモード活性化信号TEがHレベルの活性状態となると、テスト制御信号φiが、外部からのアドレス信号ビットAiに従ってその論理状態が設定される。4ビットのアドレス信号A0-A3を用いて加速試験の動作をすべて制御し、加速試験時に用いられる制御信号の数を低減する。

【0082】 [テスト制御機能付行系制御回路の概略構 成] 図5は、図1に示すテスト制御機能付行系制御回路 10の概略構成を示す図である。図5において、テスト 制御機能付行系制御回路10は、テスト制御信号 Φ 0 お よびφ1とロウアドレスイネーブル信号RADEとに従 ってアドレス制御信号φ4およびφ5を生成するアドレ ス制御信号発生部10 a と、内部ロウアドレスストロー ブ信号RASとテスト制御信号 Φ 0 および Φ 1 とセンス アンプ活性化信号SEとを受けてロウアドレスイネーブ ル信号RADEを生成するアドレスイネーブル信号発生 部10bと、ロウアドレスイネーブル信号RADEと内 部ロウアドレスストローブ信号RASとテスト制御信号 φ0-φ2とセンスアンプ活性化信号SEとを受けてビ ット線イコライズ制御信号BLEQFを生成するビット 線イコライズ信号発生部10cと、内部ロウアドレスス トローブ信号RASとテスト制御信号φ0-φ2を受け てロウデコーダイネーブル信号RDEを生成するロウデ コーダイネーブル信号発生部10 dと、内部ロウアドレ スストローブ信号RASとテスト制御信号 Φ0, Φ1 お するセンスアンプ活性化信号発生部10eを含む。

【0083】通常動作モード時においては、内部ロウア

ドレスストローブ信号RASに従って、ロウアドレスイネーブル信号RADE、ビット線イコライズ制御信号BLEQF、ロウデコーダイネーブル信号RDEおよびセンスアンプ活性化信号SEが所定のシーケンスで活性化される(ビット線イコライズ制御信号BLEQFは非活性化される)。

【0084】加速試験時においては、テスト制御信号の0およびの1の論理状態の組合せに従って、これらの内部制御信号RADE、BLEQF、RDEおよびSEの活性/非活性が決定される。すなわち、加速試験時においては、テスト制御信号の0ーの3に従って行選択動作が実行され、また外部からの制御の下に、ビット線電圧の制御が行なわれる。アドレス制御信号の4およびの5ならびにテスト制御信号の0およびの1に従って加速試験時に内部行アドレスビットの論理状態が決定される。したがって、外部からの4ビットのテスト制御信号を利用して、加速試験時の行選択動作が実行され、また行指定も行なわれ、必要な数のワード線が同時に選択状態へ駆動される。

【0085】図6は、図1に示すメモリセルアレイ1の <sup>20</sup> 概略構成を示す図である。図6において、メモリアレイ 1は、複数のメモリブロックMB0-MB15に分割される。メモリブロックMB0-MB15の間に、列方向に隣接するメモリブロックに共有されるようにセンスアンプ帯SAB1-SAB15が配置され、メモリブロックMB0およびB15の外側に、センスアンプ帯SAB0およびSAB16が配置される。

【0086】センスアンプ帯SAB0-SAB16の各々は、対応のメモリプロックの列に対応して設けられるセンスアンプ回路を含むセンスアンプ群SAGと、対応のメモリブロックとセンスアンプ群とを分離するためのビット線分離回路BIGLおよびBIGRと、対応のメモリブロックの列のビット線をプリチャージするためのビット線プリチャージ回路BPCを含む。

【0087】 16個のメモリプロックMB0-MB15のうち1つのメモリプロックが、ロウアドレス信号ビットRAD9-RAD12に基づいて生成される8ビットのプリデコード信号X20-X27により指定される。残りのアドレス信号ビットRAD0-RAD8に従ってメモリプロック内におけるワード線が指定される。これ 40らのアドレス信号ビットRAD0-RAD12をテスト制御信号 $\phi0$ ,  $\phi1$ ,  $\phi4$ および $\phi5$ に従って生成することにより、所望の数のメモリブロックおよび所望の数のワード線を選択状態へ駆動することができる。次に、この発明における加速試験時の動作について簡単に説明する。

 18

発生部10cからのビット線イコライズ制御信号BLEQFをHレベルの活性状態とする。この状態で、ビット線プリチャージ回路BSCに含まれるビット線プリチャージ/イコライズ回路BP/Eへ与えられるプリチャージ電圧VBLの電圧レベルを接地電圧Vssレベルに設定する。また、制御信号Φ0およびΦ1に従って、すべての行アドレス信号を選択状態に設定し、ワード線WLeおよびWLoをすべて選択状態へ駆動する。これにより、ビット線プリチャージ/イコライズ回路BP/Eを介して与えられ、メモリセルMCeおよびMCoに、Lレベルの電圧が書込まれる。

【0089】次に、図8に示すように、テスト制御信号 01 および02 をH レベルに設定する。この状態においては、センスアンプ回路S A は非活性状態にあり、一方、ビット線プリチャージ/イコライズ回路B P / E が活性状態に維持される。またテスト制御信号01 および 02 を11 を11

【0090】この状態で、ビット線プリチャージ電圧VBLを電源電圧レベルのHレベルに設定する。したがって、ワード線WLnおよびWLn+3に接続するメモリセルMCに、Hレベルのデータが書込まれる。

【0091】図7および図8の動作が完了した時点においては、ピット線BLに接続するメモリセルMCには、Hレベルのデータが書込まれ、補のビット線ZBLに接続されるメモリセルMCには、Lレベルのデータが書込まれる。また、この状態では、ワード線WLn+1がLレベル、ワード線WLn+3がHレベルであり、これらのワード線WLn+3がHレベルであり、これらのワード線WLn+3がはより潜在的に短絡している場合、この異物に電圧ストレスを加速することができ、異物の加速電圧ストレスによる発熱および炭化によりこれらのワード線短絡を加速することができる。これは、他のワード線間についても同じである。

【0092】このワード線間短絡の加速時には、ワード線に与えられるワード線駆動信号の電圧レベル(昇圧電圧VPP)がさらに高くされる。

【0093】これらの図7および図8に示す動作により、メモリセルにHレベルおよびLレベルのデータを、アドレス指定を外部から行なうことなく書込むことができる(第1のテストモード)。

【0094】次に、図9に示すように、テスト制御信号

φ 0 およびφ 2 をHレベルに設定し、すべてのワード線を非選択状態とし、またビット線プリチャージ/イコライズ回路BP/Eを非活性状態に設定する。これにより、ビット線BLおよび ZBLがフローティング状態となり、メモリセルMC(MCe, MCo)に書込まれたデータを読出す準備を行なう。

【0095】次に、図10に示すように、テスト制御信号の0、の1およびの2をすべてHレベルに設定し、ビット線プリチャージ/イコライズ回路BP/Eおよびセンスアンプ回路SAを非活性状態に維持した状態で、す 10べてのワード線を選択状態へ駆動する(全行アドレスビットを選択状態に設定し、ロウデコーダを活性化する)。これにより、ビット線BLおよび乙BLそれぞれに、HレベルおよびLレベルの読出電圧が伝達される。

【0096】すなわち、図5に示すアドレス制御信号発生部10aからのアドレス制御信号の4およびの5に従ってすべてのアドレスピットを選択状態に設定し、またアドレスイネーブル信号発生部10bおよびロウデコーダイネーブル信号発生部10dを活性化する。一方、ビット線イコライズ信号発生部10cおよびセンスアンプ 20活性化信号発生部10eは、非活性状態に維持する。これにより、上述のワード線選択が行なわれる。

【0097】次いで、図11に示すように、テスト制御信号 $\phi0-\phi3$ をすべてHレベルとして、センスアンプ回路SAを活性化する。これは、図5に示すセンスアンプ活性化信号発生部10eが活性化されて、センスアンプ活性化信号SEを活性化することにより実現される。ビット線BLおよび2BL上に読出されたHレベルおよびLレベルの読出電圧が、それぞれアレイ電源電圧2Ccsおよび接地電圧2Ssレベルに駆動されかつセンス20アンプ回路SAによりラッチされる。

【0098】この状態においては、図12に示すように、行方向に整列して配置されるメモリセルのキャパシタCmには、LレベルデータおよびHレベルデータが交互に書込まれている(センスアンプ回路によりリストアされている)。したがって、このセンスアンプ回路SAの電源電圧レベルを上昇させ、またワード線上の電圧レベルも上昇させることにより、メモリセルキャパシタCmに書込まれたHレベルのデータの電圧レベルを上昇させることができ、行方向に隣接するメモリセルキャパシ40夕間の電圧ストレスを加速することができる。

【0099】上述のように制御信号として、4つのテスト制御信号が利用されているだけであり、256MビットDRAMの場合でも13ビットのロウアドレス信号を利用する必要がなく、テスタのピン端子数またはプローブ端子数を低減することができる。次に各部の詳細構成について説明する。

【0100】[テスト制御機能付行系制御回路の詳細構成]図13は、図1に示すテスト制御機能付行系制御回路10の構成をより詳細に示す図である。図13におい50

20

て、テスト制御機能付行系制御回路10は、テスト制御信号 φ 0 および φ 1 を受けるNOR回路20と、NOR回路20の出力信号を反転してアドレス制御信号 φ 4 を生成するインバータ回路21と、NOR回路20の出力信号がLレベルのときセットされかつロウアドレスイネーブル信号RADEがLレベルのときリセットされるフリップフロップ回路22と、フリップフロップ回路22の出力信号を反転してアドレス制御信号 φ 5 を生成するインバータ回路23を含む。このアドレス制御信号 φ 4 および φ 5 を生成する部分は、図 5 に示すアドレス制御信号発生部10aに対応する。

【0101】テスト制御機能付行系制御回路10は、さらに、内部ロウアドレスストローブ信号RASとアドレス制御信号 Φ4を受けるNOR回路24と、NOR回路24の出力信号を反転するインバータ回路25を含む。このNOR回路24およびインバータ回路25は、加速試験時、内部ロウアドレスストローブ信号RASを無効とする回路部分であり、図5に示す信号発生部10aー10eにおいて共通に設けられる回路部分である。

【0102】テスト機能付行系制御回路10は、さらに、NOR回路24の出力信号とインバータ回路42を介して与えられるセンスアンプ活性化信号SEを受けてロウアドレスイネーブル信号RADEを生成するNAND回路26の出力信号を遅延する2段のインバータ回路で構成される遅延回路29と、テスト制御信号ゆ0およびゆ2を受けるNAND回路27と、フリップフロップ回路22の出力信号とNAND回路27の出力信号とを受けるNAND回路27の出力信号とを受けるNAND回路27の出力信号とを受けるNAND回路27の出力信号とを受けるNAND回路28の出力信号とを受けるNAND回路30と、NAND回路30の出力信号を受けるインバータ回路31と、インバータ回路31の出力信号を反転してビット線イコライズ制御信号BLEQFを生成するインバータ回路32を含む。

【0103】 このNAND回路26が、図5に示すアドレスイネーブル信号発生部10bに相当し、NAND回路27、28、および30を含む経路が、図5に示すビット線イコライズ信号発生部10cに相当する。

【0104】テスト制御機能付行系制御回路10は、さらに、テスト制御信号φ1を受けるインバータ回路33 と、インバータ回路33の出力信号とテスト制御信号φ2を受けるNAND回路34と、インバータ回路25の出力信号を遅延する2段のインバータ回路で構成される遅延回路35と、インバータ回路25の出力信号と遅延回路35の出力信号とNAND回路30の出力信号を受け、ロウデコーダイネーブル信号RDEを生成するAND回路36と、アドレス制御信号φ5とインバータ回路25の出力信号と遅延回路35の出力信号とを受けるAND回路37と、AND回路37の出力信号を遅延する2段のインバータ回路を含む遅延回路38と、遅延回路 38の出力信号を反転するインバータ回路40と、テスト制御信号 φ3を反転するインバータ回路39と、インバータ回路39および40の出力信号を受けてセンスアンプ活性化信号SEを生成するNAND回路41を含む。

【0105】NAND回路34およびAND回路36を含む経路が、図5に示すロウデコーダイネーブル信号発生部10dに相当し、AND回路37およびNAND回路41を含む経路が、図5に示すセンスアンプ活性化信号発生部10eに相当する。次に、この図13に示すテルト制御機能付行系制御回路10の動作を図14に示す信号波形図を参照して説明する。

【0106】加速試験においては、行選択動作に対しては内部ロウアドレスストローブ信号RASが利用されない。内部ロウアドレスストローブ信号RASが外部ピン端子(パッド)に与えられる外部ロウアドレスストローブ信号ext/RASに従って生成される場合、加速試験時には、外部ロウアドレスストローブ信号入力端子はフローティング状態である。アクティブコマンド(またはロウアクセスコマンド)に従って内部ロウアドレスス 20トローブ信号RASが生成される場合でも、外部制御信号入力端子(パッド)はフローティング状態にある。加速試験時、この内部ロウアドレスストローブ信号RASがテストモード指示信号TEによりLレベルに固定される。

【0107】時刻 t 0 において、テスト制御信号 Φ 0 および Φ 1 を H レベルに設定する。NOR回路 2 0 の 出力が L レベルとなり、フリップフロップ回路 2 2 がセットされ、インバータ回路 2 3 からのアドレス制御信号 Φ 5 が L レベルにセットされる。一方、インバータ回路 2 1 30 からのアドレス制御信号 Φ 4 が L レベルから H レベルに立上がり、NOR回路 2 4 の 出力信号は、内部ロウアドレスストローブ信号 R A S の 論理状態にかかわらず L レベルに設定される。

【0108】このNOR回路24の出力信号がレレベルに立下がると、応じてNAND回路26からのロウアドレスイネーブル信号RADEがHレベルの活性状態へ駆動され、後に説明するように、アドレスバッファにおいてロウアドレス信号ビットがラッチされる。

【0109】テスト制御信号の1がHレベルに設定され 40 るため、インバータ回路33の出力信号がLレベルとなり、応じてNAND回路34の出力信号がHレベルとなる。したがって、このNOR回路24の出力信号がLレベルに立下がってから、遅延回路35が有する遅延時間が経過した後、AND回路36から出力されるロウデコーダイネーブル信号RDEがHレベルの活性状態へ駆動され、行アドレス信号のデコード動作が行なわれる。アドレス制御信号の5がLレベルであり、応じてAND回路37の出力信号がLレベルに設定され、テスト制御信号の3がLレベルであるため、センスアンプ活性化信号 50

22

SEはLレベルを維持する。このセンスアンプ活性化信 号SEがLレベルにあるため、ロウアドレスイネーブル 信号RADEは、NAND回路26によりアドレス制御 信号φ4に従って変化する。一方、NAND回路28の 出力信号はLレベルにあり、ビット線イコライズ指示信 号BLEQFがHレベルを維持し、ビット線プリチャー ジ/イコライズ回路BP/Eは活性状態を維持する。こ の時刻 t 0 からテスト制御信号 φ 0 および φ 1 が H レベ ルの活性状態にある間、図7に示すように、全メモリセ ルへのLレベルデータの書込が行なわれる。テスト制御 信号 の の および の 1 が しレベルに立下がると、アドレス の出力信号がHレベルとなる。センスアンプ活性化信号 SEがLレベルであるため、ロウアドレスイネーブル信 号RADEGA、レレベルに立上がる。テスト制御信号 φ2がLレベルであるため、NAND回路27の出力信 号はHレベルとなり、応じてまたフリップフロップ回路 22がセット状態にあるため、NAND回路28の出力 信号がレレベルにあり、ビット線イコライズ指示信号B LEQFは、Hレベルを維持する。

【0110】時刻t1においてテスト制御信号 φ1およ びゆ2をHレベルに設定する。このテスト制御信号 φ1 のHレベルに応答してアドレス制御信号φ4が再びHレ ベルに立上がり、遅延回路35の有する遅延時間経過 後、ロウデコーダイネーブル信号RDEがHレベルの活 性状態へ駆動される。ロウアドレスイネーブル信号RA DEは、センスアンプ活性化信号がLレベルの非活性状 態にあるため、また、Hレベルへ駆動される。アドレス 制御信号 の 5 は L レベルを維持しており、この動作期間 中、センスアンプ活性化信号SEはLレベルを維持す る。テスト制御信号 o OがLレベルであるため、NAN D回路27の出力信号はHレベルであり、フリップフロ ップ回路22の出力信号がHレベルであるため、NAN D回路28の出力信号がLレベルであり、またビット線 イコライズ指示信号BLEQFもHレベルを維持する。 【0111】この時刻 t 1からの期間、図8に示す動作 が行なわれ、ビット線プリチャージ/イコライズ回路を 介してビット線BLに接続されるメモリセルへHレベル

【0112】この動作が完了し、テスト制御信号の1およびの2がレレベルに立下がると、応じてアドレス制御信号の4もレベルに立下がり、1つのメモリサイクルが完了する。また、インバータ回路25の出力信号がレレベルとなり、ロウデコーダイネーブル信号RDEがレレベルとなる。

のデータを書込む。

【0113】時刻t2において、テスト制御信号 01 および 02をHレベルに設定する。このテスト制御信号 00 Hレベルに従って、アドレス制御信号 04がHレベルとなり、インバータ回路25の出力信号がHレベルとなる。テスト制御信号 01 がしレベルであり、かつテス

ト制御信号 の 2 が H レベルであるため、N A N D 回路 3 4 の出力信号は L レベルであり、ロウデコーダイネーブル信号 R D E は L レベルを維持する。一方、テスト制御信号 の 0 および の 2 はともに H レベルであるため、N A N D 回路 2 7 の出力信号が L レベルとなり、N A N D 回路 2 8 の出力信号が H レベルとなる。ロウアドレスイネーブル信号 R A D E は H レベルであるため、遅延回路 2 9 の遅延時間経過後 N A N D 回路 3 0 の出力信号が L レベルとなり、応じてビット線イコライズ指示信号 B L E Q F が L レベルとなる。この状態においては、図 9 に示すように、ビット線プリチャージ/イコライズ回路 B P / E が非活性状態にあり、ビット線 B L および Z B L がフローティング状態となる。

【0114】時刻t3において制御信号 o1をHレベルに立上げると、NAND回路34の出力信号がHレベルとなる。この時刻t3と時刻t2の間の時間は、遅延回路35の有する遅延時間よりも長い。したがって、このNAND回路34の出力信号がHレベルとなると、応じてAND回路36からのロウデコーダイネーブル信号RDEがHレベルへ駆動され、行選択動作が行なわれる。他の内部制御信号の状態は変化しない。

【0115】時刻 t 4においてテスト制御信号 φ 3をH レベルに駆動すると、インバータ回路 3 9 の出力信号が L レベルとなり、応じてN A N D 回路 4 1 からのセンス アンプ活性化信号 S E が H レベルへ駆動される。これに よりセンス動作が行なわれる。この時刻 t 4 からの期間 においてメモリセルキャパシタ間の電圧ストレス加速が 実行される。

【0116】時刻 t 5 においてテスト制御信号 Φ 0 - Φ 3をすべてLレベルに設定する。応じて、センスアンプ 30 活性化信号 S E が L レベルとなり、またロウデコーダイネーブル信号 R D E が L レベルとなり、N A N D 回路 2 6 によりロウアドレスイネーブル信号 R A D E が L レベルに設定され、フリップフロップ 2 2 が リセットされ、アドレス制御信号 Φ 5 が H レベルに立上がる。

【0117】通常動作モード時においては、テスト制御信号の0-の3はすべてLレベルに設定される(図3参照)。したがって、内部ロウアドレスストローブ信号R40ASに従って、ロウアドレスイネーブル信号RADEがHレベルとなり、外部からのアドレス信号がラッチされ、続いてロウデコーダイネーブル信号RDEが活性化される。ビット線イコライズ指示信号BLEQFが、このロウアドレスイネーブル信号RADEがHレベルに立上がってから所定時間経過後Lレベルに立下がる。この遅延回路29により、メモリブロック選択のためのデコード動作に合わせて、ビット線イコライズ指示信号BLEQFを非選択状態へ駆動し、選択メモリブロックとセンスアンプを共有するメモリブロックに対するビット線50

24

分離回路を非導通状態に設定する。

【0118】したがって、この図13に示すように、アドレス制御信号 $\phi$ 4に従って内部ロウアドレスストローブ信号RASに対応する制御信号を生成し、テスト制御信号 $\phi$ 0- $\phi$ 3に従って各回路の動作を制御する。テスト制御信号 $\phi$ 0- $\phi$ 3により、行系回路の動作を所望の状態に外部制御信号により設定することができる。

【0119】図15は、図1に示すアドレスバッファ2 の12ビットのアドレス信号RA<12:1>の構成を 示す図である。図15において、アドレスバッファ回路 は、ロウアドレスイネーブル信号RADEがLレベルの とき、外部からのロウアドレス信号ビットRA<12: 1>をノードNAへ伝達するCMOSトランスミッショ ンゲート2aと、ノードNA上の信号を反転するインバ ータ回路2bと、インバータ回路2bの出力信号とアド レス制御信号 φ 5 とを受けて、その出力信号をノードN Aに与えるNAND回路2cと、ノードNA上の信号と アドレス制御信号φ5とを受けるNAND回路2dと、 ノードNA上の信号とロウアドレスイネーブル信号RA DEとを受けて内部アドレス信号ビットRAD<12: 1>を生成するAND回路2eと、NAND回路2dの 出力信号とロウアドレスイネーブル信号RADEとを受 けて補の内部アドレス信号ビット ZRAD < 12:1> を出力するAND回路2fを含む。

【0120】通常動作モード時においては、内部ロウア ドレスストローブ信号RASに従ってロウアドレスイネ ーブル信号RADEが生成され、加速試験時において は、テスト制御信号 Φ 0 - Φ 2 に従ってロウアドレスイ ネーブル信号RADEが生成される。ロウアドレスイネ ーブル信号RADEがHレベルとなると、CMOSトラ ンスミッションゲート2aが非導通状態となり、このア ドレスバッファ回路がラッチ状態となる。加速試験時に おいては、アドレス制御信号

の

らが

して

ルとなり

、

N AND回路2cおよび2dの出力信号がHレベルとな る。ノードNA上の信号は、インバータ回路2bおよび NAND回路2cによりラッチされる。NAND回路2 c の出力信号がAND回路2eへ与えられ、NAND回 路2dの出力信号がAND回路2fに与えれている。し たがって、加速試験時においては、内部アドレス信号ビ ットRAD<12:1>およびZRAD<12:1>が すべてHレベルとなる。すなわち、この加速試験時にお いては、アドレス信号ビットRAD<12:1>および ZRAD<12:1>が縮退状態(両選択状態)に設定 され、これらのアドレス信号ビットが指定するメモリブ ロックおよびワード線が選択状態へ駆動される。

【0121】通常動作モード時においては、アドレス制御信号 $\phi5$ がHレベルであり、NAND回路2cおよび2dがインバータ回路として動作する。したがって、通常動作モード時においては、外部からのアドレス信号ビットRA<12:1>に従って内部アドレス信号ビット

RAD<12:1>およびZRAD<12:1>が生成 される。

【0122】図16は、図1に示すアドレスバッファ2 のアドレス信号ビットRA<0>に対する回路の構成を 示す図である。図16において、アドレスバッファ回路 は、ロウアドレスイネーブル信号RADEがLレベルと のとき外部からのロウアドレス信号ビットRA<0>を ノードNBへ伝達するCMOSトランスミッションゲー ト2gと、ノードNB上の信号をノードNBへ伝達する 2段のインバータ回路でたとえば構成されるバッファ回 10 路2hと、ノードNB上の信号を反転するインバータ回 路2iと、ロウアドレスイネーブル信号RADEとアド レス制御信号φ5とを受けるAND回路2jと、ノード NB上の信号とAND回路2jの出力信号とテスト制御 信号 φ1とを受けるAND/NOR複合ゲート2kと、 AND/NOR複合ゲート2kの出力信号を反転して内 部行アドレス信号ビットRAD<0>を生成するインバ ータ回路21と、インバータ回路2iの出力信号とAN D回路2jの出力信号とテスト制御信号φ0とを受ける AND/NOR複合ゲート2mと、AND/NOR回路 20 複合ゲート2mの出力信号を反転して補の内部アドレス 信号ビットZRAD<0>を生成するインバータ回路2 nを含む。

【0123】AND/NOR複合ゲート2kは、ノード NB上の信号とAND回路2jの出力信号とを受けるA NDゲートと、このANDゲートの出力信号とテスト制 御信号 φ1を受けるNORゲートを機能的に含む。

【0124】AND/NOR複合ゲート2mは、インバ ータ回路2iの出力信号とAND回路2iの出力信号と を受けるANDゲートと、このANDゲートとテスト制 30 御信号 o 0 とを受けるNORゲートとを機能的に含む。

【0125】通常動作モード時においては、アドレス制 御信号φ5はHレベルであり、AND回路2jはバッフ ァ回路として動作する。したがって、ロウアドレスイネ ーブル信号RADEに従って外部行アドレス信号ビット RA<0>がラッチされて内部行アドレス信号ビットR AD<0>および補の行アドレス信号ビットZRAD< 0>が生成される。

【0126】加速試験時においては、アドレス制御信号 φ5は、行選択動作時にLレベルに設定される(図14 40 参照)。したがって、AND回路2jの出力信号がレレ ベルとなり、AND/NOR複合ゲート2kおよび2m からは、テスト制御信号φ1およびφ0を反転した信号 がそれぞれ出力される。すなわち、加速試験時において は、テスト制御信号 φ 1 および φ 0 に従って、内部行ア ドレス信号ビットRAD<0>およびZRAD<0>が 生成される。テスト制御信号 φ1 および φ0 をともにH レベルに設定すると、この行アドレス信号ビットRAD・ <0>が縮退状態となる。テスト制御信号 φ 1 および φ 0の一方をHレベルとすることにより、後に説明するよ 50 べてのメモリブロックにおいてすべてのメインワード線

26

うに、奇数番号のワード線または偶数番号のワード線を 選択することができる。すなわち、メモリセルアレイ内 において、隣接ワード線の一方が選択状態、他方が非選 択状態となり、隣接ワード線間の短絡を加速することが 可能となる。

【0127】図17は、図1に示す行選択回路3に含ま れるプリデコーダの構成を示す図である。図17におい て、プリデコーダ30は、アドレス信号ビットRAD< 12>またはZRAD<12>とアドレス信号ビットR AD<11>またはZRAD<11>を受け、プリデコ ード信号X<27:24>を生成するAND型プリデコ ード回路30aと、アドレス信号ビットRAD<10> または2RAD<10>とアドレス信号ビットRAD< 9>またはZRAD<9>を受け、プリデコード信号X <23:20>を生成するAND型プリデコード回路3 0 bと、アドレス信号ビットRAD<8>またはZRA D<8>とアドレス信号ビットRAD<7>またはZR AD<7>とアドレス信号ビットRAD<6>またはZ RAD<6>を受け、プリデコード信号X<19:12 >を生成するAND型プリデコード回路30cと、アド レス信号ビットRAD<5>またはZRAD<5>とア ドレス信号ビットRAD<4>またはZRAD<4>を 受け、プリデコード信号X<11:8>を生成するAN D型プリデコード回路30dと、アドレス信号ビットR AD<3>またはZRAD<3>とアドレス信号ビット RAD<2>またはZRAD<2>を受け、プリデコー ド信号X<7:4>を生成するAND型プリデコード回 路30eを含む。

【0128】プリデコード信号X<27:24>によ り、16個のメモリブロックのうち4つのメモリブロッ クのグループが特定される。プリデコード信号X<2 3:20>により、1つのメモリブロックグループにお ける1つのメモリブロックが指定される。したがって、 プリデコード信号X<27:20>により、16個のメ モリブロックのうち1つのメモリブロックが指定され

【0129】プリデコード信号X<19:4>により、 1つのメモリブロックにおける4本のワード線のグルー プが選択される。この構成は、後に詳細に説明するが、 メモリブロックはメインワード線とサブワード線の階層 構造を有しており、1つのメインワード線により4本の サブワード線が選択される。すなわち、このプリデコー ド信号X<19:4>により、1つのメインワード線が 指定される。

【0130】この図15に示すアドレスバッファ回路に おいてアドレス信号ビットRAD<12:1>および2 RAD<12:1>を縮退状態に設定することにより、 プリデコード信号X<27:4>がすべて選択状態とな り、16個のメモリブロックすべてが選択され、かつす

が選択される。

【0131】図18(A)は、ロウプリデコーダのプリ デコード信号X<3:0>を発生する部分の構成を示す 図である。図18(A)において、ロウプリデコーダ3 0は、テスト制御信号 φ 1 および φ 2 を受ける NAND 回路30mと、NAND回路30mの出力信号がHレベ ルのとき導通し、ロウアドレス信号ビットZRAD<0 >をノードNCに伝達するCMOSトランスミッション ゲート30pと、NAND回路30mの出力信号がLレ ベルのとき導通し、ロウアドレス信号ピットRAD<0 10 >をノードNCに伝達するCMOSトランスミッション ゲート30gと、NAND回路30mの出力信号がHレ ベルのとき導通し、ロウアドレス信号ビットRAD<0 >をノードNDに伝達するCMOSトランスミッション ゲート30rと、NAND回路30mの出力信号がLレ ベルのとき導通し、ロウアドレス信号ビットZRADく 0>をノードNDに伝達するCMOSトランスミッショ ンゲート30Sと、ノードNC上の信号とロウアドレス 信号ビット ZRAD <1>を受けてプリデコード信号 X <0>を生成するAND型プリデコード回路30fと、 ノードND上の信号とアドレス信号ビットZRAD<1 >とを受けてプリデコード信号X<1>を生成するAN D型プリデコード回路30gと、アドレス信号ビット2 RAD<0>およびRAD<1>を受けてプリデコード 信号X<2>を生成するAND型プリデコード回路30 hと、アドレス信号ビットZRAD<0>およびRAD <1>を受けてプリデコード信号X<3>を生成するA ND型プリデコード回路30iを含む。プリデコード信 号X<0>-X<3>は、それぞれワード線WLn-W Ln+3を指定する。

【0132】図18 (B) は、この図18 (A) に示すプリデコードの入出力信号の真理値を示す図である。加速試験時においては、ロウアドレス信号ビットRAD < 0 >がテスト制御信号 $\phi 1$ に従って生成され、ロウアドレス信号ビットZRAD < 0 >が、テスト制御信号 $\phi 0$ に従って生成される。

【0133】テスト制御信号の0およびの1がともにHレベルであり、かつテスト制御信号の2がLレベルのときには、アドレス信号ビットRAD<0>およびZRAD<0>がともにHレベルとなり、プリデコード信号X40<0>-X<3>がすべて選択状態となる。ここで、図16に示すように、信号ビットRAD<1>およびZRAD<1>は、加速試験時、ともにアドレス制御信号の5により選択状態となる。

【0134】テスト制御信号 $\phi0$ がLレベルでありかつ テスト制御信号 $\phi1$ および $\phi2$ がともにHレベルのとき には、アドレス信号ビットRAD<0>がHレベルとなり、プリデコード信号X<0>およびX<3>が選択状態となる。

【0135】テスト制御信号φ0およびφ2がHレベル 50

28

であり、テスト制御信号 $\phi$ 1がLレベルのときには、ロウアドレス信号ビットZRAD<0>がHレベルとなり、CMOSトランスミッションゲート30pおよび30rが導通状態となるため、プリデコード信号X<0>およびX<2>が選択状態へ駆動される。

【0136】テスト制御信号 $\phi0-\phi2$ がすべてHレベルのときには、アドレスビットがHレベルとなり、応じてプリデコード信号X<0>-X<3>がすべて選択状態となる。

【0137】テスト制御信号 $\phi0$ および $\phi2$ がレレベルであり、テスト制御信号 $\phi1$ がHレベルのときには、ロウアドレス信号ビットRAD<0>がHレベルとなり、CMOSトランスミッションゲート30 pおよび30 rが導通状態となるため、プリデコード信号X<1>およびX<3>が選択状態へ駆動される。

【0138】テスト制御信号 $\phi0$ がHレベルであり、テスト制御信号 $\phi1$ および $\phi2$ がともにLレベルのときには、ロウアドレス信号ビットZRAD<0>がHレベルとなり、CMOSトランスミッションゲート30 pおよび30 rが導通状態となるため、プリデコード信号X<0>およびX<2>が選択状態へ駆動される。

【0139】センスアンプ活性化信号SEが活性状態へ駆動されるのは、テスト制御信号 $\phi0-\phi3$ がすべてHレベルに設定されたときである。テスト制御信号 $\phi0-\phi2$ の状態を設定することにより、選択されるワード線WLnが、1本置きのワード線の場合、2本置きのワード線の場合に設定することができ、ワード線間短絡を加速することができる。

【0140】図19は、メモリブロックに対するプリデコード信号の割当を示す図である。メモリアレイにおいては16個のメモリブロックMB0-MB15が設けられる。メモリブロックMB0-MB3がプリデコード信号X24により指定され、メモリブロックMB4-MB7がプリデコード信号X25により指定され、メモリブロックMB8-MB11がプリデコード信号X26により指定される。メモリブロックMB12-MB15が、プリデコード信号X27により指定される。

【0141】メモリブロックMB0、MB4、MB8およびMB12が、プリデコード信号X20により指定される。メモリブロックMB1、MB5、MB9およびMB13が、プリデコード信号X21により指定される。メモリブロックMB2、MB6、MB10およびMB14が、プリデコード信号X22により指定される。メモリブロックMB3、MB7、MB11およびMB15が、プリデコード信号X23により指定される。プリデコード信号X20-X23およびX24-X27により、1つのメモリブロックが指定される。

【0142】図20は、メモリブロックMB0およびMB1の周辺回路の構成を概略的に示す図である。図20において、メモリブロックMB0は、ビット線対BL

ら与えられる。

0, ZBL0およびBL01, ZBL01を含み、メモリブロックMB1は、ピット線対BL10, ZBL10、およびBL11, ZBL11を含む。

【0143】センスアンプ帯SBA0およびSBA1においては、センスアンプ回路SA(SA0, SA1)が交互に配置される。すなわち、センスアンプ帯SAB0においては、メモリブロックMB0のビット線BL0, ZBL00に対してセンスアンプ回路SA0が設けられ、以降、1つ置きのビット線対に対してセンスアンプ回路が配置される。

【0144】センスアンプ帯SAB1においては、メモリブロックMB0のビット線対BL01, ZBL01およびメモリブロックMB1内のビット線対BL11, ZBL11に対してセンスアンプ回路SA1が設けられる。

【0145】これらのセンスアンプ回路SA0, SA1 それぞれに対応して、ビット線プリチャージ/イコライズ回路(ビット線プリチャージ回路)BP/E0および BP/E1が設けられる。

【0146】センスアンプ回路SA0は、ビット線分離 20 ゲートBG01を介してビット線BL00および乙BL 00に結合される。またセンスアンプ回路SA1は、ビット線分離ゲートBG10を介してビット線BL01および乙BL1に結合され、またビット線分離ゲートBG 11を介してビット線BL11, 乙BL11に結合される.

【0147】ビット線分離ゲートBG00へはビット線分離指示信号BLI0が与えられ、ビット線分離ゲートBG01には、Hレベルに固定されるビット線分離指示信号BLI1が与えられる。ビット線分離ゲートBG1 300およびBG11に対しては、それぞれビット線分離指示信号BLI2およびBLI3が与えられる。

【0148】ビット線分離指示信号BLI0およびBLI3は、同じ信号である。ビット線分離ゲートBG00が設けられているのは、他のメモリブロックにおけるビット線分離指示信号の負荷と等しくするためである(センスアンプ帯SAB0の外側にはメモリブロックは設けられていない)。

【0149】また、ビット線分離指示信号BLI1がHレベルに固定されるのは、メモリブロックMB0がセン 40スアンプ帯SAB0に常時結合されるためである。

【0150】これらのセンスアンプ帯のビット線周辺回路の動作を制御するために、行系制御回路が設けられる。

【0151】すなわち、メモリブロックMB0に対して、プリデコード信号X20およびX24を受けるAND型ブロックデコーダ40aおよびプリデコード信号X21およびX24を受けるAND型ブロックデコーダ40bが設けられる。ブロックデコーダ40aおよび40bからは、それぞれメモリブロックMB0およびMB150

30

が選択されたことを示すプロック選択信号BS0およびBS1が出力される。

【0152】センスアンプ帯SAB0に対しては、このブロック選択信号BS0を受けるバッファ回路48と、バッファ回路48の出力信号とインバータ51からの反転ピット線イコライズ制御信号BLEQFを受けてローカルピット線イコライズ指示信号BLEQ0を生成してピット線プリチャージ/イコライズ回路BP/E0へ与えるNAND回路50と、バッファ回路48の出力信号とセンスアンプ話性化信号SEとに従って互いに相補なセンスアンプ駆動信号SN0および/SN0を生成するローカルセンスアンプ駆動回路49が設けられる。

【0153】ビット線分離指示信号BLI0およびBLI3を生成するために、テスト制御信号 φ2を受けるインバータ回路46と、ビット線イコライズ制御信号BLEQFを受けるインバータ44と、インバータ44および46の出力信号とブロック選択信号BS0とを受けるNAND回路47が設けられる。このNAND回路47から、ビット線分離指示信号BLI0およびBLI3が出力される。

【0154】センスアンプ帯SAB1に対しては、ブロック選択信号BS0およびBS1を受けるOR回路42と、OR回路42の出力信号とインバータ44の出力信号を受けてローカルビット線イコライズ指示信号BLEQ1を生成してビット線プリチャージ/イコライズ回路BP/E1へ与えるNAND回路45と、センスアンプ活性化信号SEとOR回路42の出力信号とを受けて相補なセンスアンプ駆動信号SN1および/SN1を生成するローカルセンスアンプ駆動回路43が設けられる。【0155】ビット線分離指示信号BLI2は、メモリブロックMB2に対して設けられたNAND回路47か

【0156】通常動作モード時においては、プリデコー ド信号X20-X27に従って、1つのブロック選択信 号BSiが選択状態へ駆動される。今、ブロック選択信 号BSOが選択状態のHレベル、ブロック選択信号BS 1が非選択状態のLレベルとする。通常動作モード時に おいて、テスト制御信号 φ 2 は L レベルである。内部ロ ウアドレスストローブ信号RASがHレベルの活性状態 となると、ビット線イコライズ指示信号BLEQFがL レベルに立下がり、インバータ回路44の出力信号がH レベルとなる。応じて、NAND回路47の出力するビ ット線分離指示信号BLI0およびBLI3がLレベル となり、ビット線分離ゲートBG00およびBG11が 非導通状態となる。この状態では、センスアンプ帯SA B1のセンスアンプ回路SA1とメモリブロックMB1 の各ビット線とが分離される。一方、ビット線分離指示 信号BLI2は、ブロック選択信号BS2がLレベルで あるため、Hレベルを維持し、ビット線分離ゲートBG 10は導通状態を維持する。したがってメモリブロック

MBOのピット線BLO1およびZBLO1がセンスア ンプ回路SA1に接続される。

【0157】ピット線イコライズ指示信号BLEQFが Lレベルに立下がると、インバータ44の出力信号がH レベルとなり、またOR回路42がブロック選択信号B S0に従ってHレベルの信号を出力し、NAND回路4 5からのローカルビット線イコライズ指示信号BLEQ 1がLレベルの非活性状態となり、ビット線プリチャー ジ/イコライズ回路BP/E1が非活性状態となる。ま た、バッファ回路48の出力信号はHレベルであり、N 10 AND回路50からのビット線イコライズ指示信号BL EQOがLレベルとなる。したがって選択メモリブロッ クMBOにおいて、ワード線の選択が実行される。次 で、センスアンプ活性化信号SEがHレベルに立上がる と、センスアンプ駆動信号SN1および/SN1が、そ れぞれHレベルおよびLレベルの活性状態へ駆動される (OR回路42の出力信号はHレベル)。

【0158】加速試験時においては、プリデコード信号 X20-X27はすべて選択状態へ駆動され、プロック 選択信号BS0-BS15はすべて選択状態へ駆動され 20 る。

【0159】テスト制御信号φ2がLレベルのとき、イ ンバータ46の出力信号はHレベルである。しかしなが ら、加速試験時において、テスト制御信号 φ 2 が L レベ ルに設定されているとき、ビット線イコライズ指示信号 BLEQFは、Hレベルを維持し(図14の波形図参 照)、NAND回路47からのビット線分離指示信号B LI1およびBLI3はHレベルに維持される。これは 他のビット線分離指示信号においても同様であり、した がって、すべてのセンスアンプ帯においてビット線分離 30 ゲートがすべて導通状態にある。

【0160】一方、ビット線イコライズ指示信号BLE QFがHレベルを維持するため、NAND回路45から のローカルビット線イコライズ指示信号BLEQ1はH レベルであり、またNAND回路50からのローカルビ ット線イコライズ指示信号BLEQ0もインバータ回路 51の出力信号がLレベルであり、Hレベルを維持す る。この状態において、ビット線プリチャージ電圧VB しを接地電圧レベルに駆動することにより、各ビット線 にLレベルの電圧を伝達することができる。センスアン 40 プ活性化信号SEは、第1のテストモード時、先の図1 4に示す信号波形図から明らかなように、加速試験時非 活性状態に維持されており、他のセンスアンプ駆動信号 SN0, /SN0, SN1, /SN1, …は、すべて非 活性状態にある。

【0161】第1のテストモード時の動作2において、 テスト制御信号φ2をHレベルに設定すると、NAND 回路47の出力信号がHレベルとなり、同様、ビット線 分離指示信号BLI0~BLI3、…はすべてHレベル にあり、ビット線分離ゲートは導通状態を維持する。こ 50 沿ってメインワード線MWLがメモリサブブロックに共

32

の状態で、プリデコード信号X20-X27をすべて選 択状態として、ビット線プリチャージ電圧VBLをHレ ベルに設定する。この後、各メモリブロックにおいてワ ード線を選択することにより、ビット線BLに接続され るメモリセルヘHレベルデータが書込まれる。この動作 時、ビット線イコライズ指示信号BLEQFは、Hレベ ルにある。

【0162】次の第2のテストモード時の動作3におい ては、テスト制御信号φ2がΗレベルに設定されるた め、NAND回路47の出力するビット線分離指示信号 BLIO~BLI3、…はすべてHレベルにあり、ビッ ト線分離ゲートはすべて導通状態にあり、各ビット線は センスアンプ回路に結合される。しかしながら、この動 作3の状態においては、テスト制御信号 0 1 1 3 1 3 2 1 がともにHレベルに設定され、ビット線イコライズ指示 信号BLEQFがLレベルに立下がる。ブロック選択信 号BS0-BS15は、すべて選択状態にあるため、N AND回路50および45が出力するローカルビット線 イコライズ指示信号BLEQ0およびBLEQ1が、こ のビット線イコライズ指示信号BLEQFの立下がりに 応答して立下がり、ビット線プリチャージ/イコライズ 回路BP/E 0、BP/E 1 が非活性状態となり、各メ モリブロックにおいてビット線がすべてフローティング 状態となる。

【0163】次に第2のテストモード時の動作4の状態 において、テスト制御信号 φ 1 に従って、ワード線選択 が行なわれ、次いで動作5においてテスト制御信号 φ3 に従ってセンスアンプ活性化信号SEが活性化される。 ブロック選択信号BS0-BS15はすべて選択状態に あるため、このセンスアンプ活性化信号SEの活性化に 従って、ローカルセンスアンプ駆動信号SN0, /SN 0, SN1, /SSN1, …がすべて活性状態へ駆動さ れ、センス動作が行なわれる。この状態で、センスアン プ回路へ与えられる電源電圧のレベルを上昇させること により、メモリセルキャパシタ間の電圧ストレスを加速 する。

【0164】この図20に示す構成により、テスト制御 信号を用いてプロック選択信号BS0-BS15および ビット線イコライズ指示信号BLEQFおよびセンスア ンプ活性化信号SEを選択的に活性化することにより、 先の動作1から動作5のシーケンスを正確に実現するこ とができる。

【0165】 [メモリブロックの構成] 図21は、1つ のメモリブロックMBに関連する部分の構成を概略的に 示す図である。メモリブロックMBは、行方向に沿って 複数のメモリサブブロックMSBに分割される。図21 においては、2つのメモリサブブロックMSB0および MSB1を代表的に示す。

【0166】メモリブロックMBにおいては、行方向に

通に配設される。図21において1つのメインワード線 MWL0を代表的に示す。1つのメインワード線MWL 0に対し、各メモリサブブロックMSB0、MSB1、 …において、4本のサブワード線WL0-WL3が配置 される。メモリサブブロックMSBO、MSB1、…に おいては、メモリセルが行列状に配列されており、サブ ワード線WL0-WL3の各々には、対応のメモリサブ ブロック内の対応の行のメモリセルが接続される。図2 1においては、メモリサブブロックMSB0において、 1つのビット線対BL、ZBLとワード線WL0-WL 10 3の交差部に対応して配置されるメモリセルを示す。こ れらのメモリセルは、メモリセルキャパシタC0-C3 を含む。メモリセルの各々は、ビット線コンタクトBC Tを介してビット線BLまたはZBLに接続される。メ モリセルキャパシタC0-C3の各々は、図21におい てX印で示すコンタクトを介してアクセストランジスタ に接続される。

【0167】図21に示すように、ビット線BLに接続されるメモリセルは、(サブ)ワード線WL0およびWL3にまた接続され、ビット線ZBLに接続されるメモ 20リセルは、(サブ)ワード線WL1およびWL2に接続される。このパターンが行方向および列方向に繰返される。

【0168】ビット線対BLおよびZBLは、ビット線分離ゲートを介してセンスアンプ回路SAに接続されるが、図21においては、このビット線分離ゲートは示していない。

【0169】メインワード線を選択するために、ロウデコーダイネーブル信号RDEとブロック選択信号BS1 (1=0-15)を受けてブロック活性化信号を生成す 30 るNAND回路60と、NAND回路60からのブロック活性化信号とプリデコード信号Xi(i=4-7)、Xj(j=8-11)、およびXk(k=12-19)を受けるAND型デコード回路61が設けられる。プリデコード信号Xi、XjおよびXkがすべて選択状態のHレベルのとき、ブロック活性化信号に従って、アドレス指定されたメインワード線MWL(MWL0)が選択状態へ駆動される。

【0170】1つのメインワード線MWLにより、メモリブロックMBのメモリサブブロックMSB0、MSB401、…それぞれにおいて4つのサブワード線WL0-WL3の組が選択される。これら4本のサブワード線WL0-WL3から1つのサブワード線WLを選択するために、NAND回路60からのブロック活性化信号とブリデデコード信号X0を受けてサブデコード信号SD0を生成するサブプリデコード回路62aと、ブロック活性化信号とプリデコード信号X2を受けてサブデコード信号SD2を生成するサブプリデコード回路62bと、ブロック活性化信号とプリデコード回路650

34

2cと、ブロック活性化信号とプリデコード信号 X3を受けてサブデコード信号 SD3 を生成するサブプリデコード回路 62 dが設けられる。これらのサブプリデコード回路 62 a -62 dからのサブデコード信号 SD3 は、メモリブロック MB にわたって行方向に伝達される。

【0171】サブデコード信号SD0-SD3については、メモリサブブロック間の領域において列方向に沿って2つのサブデコード信号SD0およびSD2および2つのサブデコード信号SD1およびSD3の組が交互に伝達される。

【0172】メモリサブブロックMSB0においては、ワード線WL0に対し、メインワード線MWL0上の信号とサブデコード信号SD0を受けるAND型サブワード線ドライブ回路63aが設けられ、サブワード線WL2に対し、メインワード線MWL0上の信号とサブデコード信号SD2を受けるAND型サブワード線ドライブ回路63bが設けられる。

【0173】メモリサブブロックMSB0およびMSB1の間の領域(サブワードドライバ帯)においては、メモリサブブロックMSB0およびMSB1のサブワード線WL1に共通に、メインワード線MWL0上の信号とサブデコード信号SD1を受けるAND型サブワード線ドライブ回路63cが設けられ、またメモリサブブロックMSB0およびMSB1のサブワード線WL3に共通に、メインワード線MWL0上の信号とサブデコード信号SD3を受けるAND型サブワード線ドライブ回路63dが設けられる。

【0174】メモリサブブロックMSB1において、サブワード線WL0に対し、メインワード線MWL0上の信号とサブデコード信号SD0を受けるAND型サブワード線ドライブ回路63eが設けられ、またサブワード線WL2に対し、メインワード線MWL0上の信号とサブデコード信号SD2を受けるAND型サブワード線ドライブ回路63fが設けられる。これらのサブワード線ドライブ回路63cおよび63fは、サブワード線ドライブ回路63cおよび63fは、サブワード線ドライブ回路63cおよび63fは、また図示しないメモリサブブロック(MSB2)のサブワード線WL0およびWL2を駆動する。

【0175】メモリサブブロックMSBの行方向についての両側にサブワード線ドライブ回路を交互に配置することにより、サブワード線ドライブ回路のピッチ条件を緩和する。

【0176】この図21に示すメモリブロック構成において、通常動作モード時においては、ブロック選択信号 BSIとプリデコード信号Xi、XjおよびXkとに従って1つのメインワード線MWLが選択状態へ駆動される。また、プリデコード信号X0-X3の1つが選択状態へ駆動され、サブデコード信号SD0-SD3の1つ

が選択状態へ駆動される。これにより、メモリブロック MBにおいては、各メモリサブブロックMSBにおいて 1つのサブワード線が選択状態へ駆動される。

【0177】加速試験時において、ブロック選択信号BS1は、すべてのブロックに対して、選択状態へ駆動される。また、プリデコード信号Xi、XjおよびXkもすべて選択状態へ駆動され、全ブロックにおいて、メインワード線MWLが同時に選択状態へ駆動される。テスト制御信号の1ーの2に従って、加速試験の最初の動作1においては、プリデコード信号X0-X3がすべて選択状態へ駆動される。したがって、サブデコード信号SD0-SD3がすべて選択状態へ駆動され、サブワード線WL0-WL3がすべて選択される。すなわち全メモリセルが選択される。この状態で、ビット線BLおよびZBLにLレベルの電圧を伝達する。

【0178】加速試験時の動作2においては、プリデコード信号Xi、XjおよびXkがすべて選択状態へ駆動され、またブロック選択信号BSlもすべて選択状態へ駆動される。テスト制御信号 φ0-φ2に従って、プリデコード信号X0およびX3が選択状態へ駆動され、応20じてサブデコード信号SD0およびSD3が選択状態へ駆動される。したがって、メモリサブブロックMSB0、MSB1、…において、サブワード線WL0およびWL3が選択状態へ駆動され、このビット線BLに接続されるメモリセルに対し、Hレベルのデータが書込まれる。

【0179】この動作2の状態において、サブワード線WL1は非選択状態のLレベルであり、一方、サブワード線WL3は選択状態のHレベルにある。したがって、この状態において、ワード線上に伝達される電圧レベル30を上昇させることにより、サブワード線WL1およびWL3の間の異物による潜在的な短絡を加速して、この短絡故障を顕在化させることができる。これは、サブワード線WL0およびWL1の間およびサブワード線WL2およびWL3の間の潜在的な短絡故障についても同様である。したがって、このテスト制御信号を使用することにより、サブワード線間の短絡故障に対する加速試験を併せて実行することができる。

【0180】動作3においては、テスト制御信号 φ0- φ2に従って、プリデコード信号 X 0 および X 2 が選択 40 され、また残りのプリデコード信号 X i, X j および X k およびブロック選択信号 B S l はすべて選択状態へ駆動される。しかしながら、図14の信号 波形図に示すように、ロウデコーダイネーブル信号 R D E は非活性状態であり、行選択動作は行なわれず、メモリサブブロックはプリチャージ状態にあり、ビット線 B L および Z B L がフローティング状態となる。

【0181】動作4において再びテスト制御信号φ0φ2に従ってプリデコード信号X0-X3がすべて選択 状態へ駆動されてサブデコード信号SD0-SD3が応 50 36

じてすべて選択状態へ駆動される。したがってサブワード線WL0-WL3がすべて選択状態へ駆動され、ピット線BLおよびZBL上のHレベルおよびLレベルデータがセンスアンプ回路SAによりラッチされる(動作5において)。隣接メモリキャパシタC0およびC1の間の層間絶縁膜および隣接メモリセルキャパシタC2およびC3の間の層間絶縁膜に対する電圧ストレス加速を、センスアンプ回路SAの電源電圧を上昇させることにより行なうことができる。

【0182】この隣接メモリセルキャパシタ間の層間絶縁膜に対する電圧ストレスの加速に代えて、以下の加速試験も行なうことができる。テスト制御信号に従って、プリデコード信号X1およびX3またはX0およびX2を選択状態に設定することにより、サブワード線WL0およびWL2またはサブワード線WL1およびWL3が選択される。選択状態のサブワード線の間に非選択状態のサブワード線が存在する。したがって、この場合においては、隣接サブワード線間の短絡故障を加速し、潜在的な短絡故障を顕在化させることができ、サブワード線間短絡故障のスクリーニングを行なうことができる。

【0183】したがって、テスト制御信号 の 0 - 03により、隣接メモリセルキャパシタに電圧ストレスを印加する加速試験を行なうことができ、また、ワード線電圧の加速試験を行なうことができる(動作1においてワード線電圧加速を行なえば、すべてのサブワード線が選択状態にあり、全メモリセルトランジスタのゲート絶縁膜の電圧ストレスを加速することができる。)

[加速電圧発生部の構成] 図22は、図1に示すセンス アンプ電源回路6およびVBL発生回路5の構成を概略 的に示す図である。図22において、センスアンプ電源 回路6は、テストモード指示信号TEの反転信号ZTE の非活性化時動作し、外部電源電圧VEXを降圧してセ ンス電源電圧 V c c s を生成する内部降圧回路 6 a と、 補のテストモード指示信号ZTEが活性状態(Lレベ ル)のとき導通し、外部電源電圧Vexをセンス電源線 に伝達するpチャネルMOSトランジスタで構成される トランスファーゲート6 bを含む。内部降圧回路6 a は、センス電源電圧Vccsを基準電圧と比較し、その 比較結果に従って外部電源ノードからセンス電源線へ電 流を供給する構成を備える。補のテストモード指示信号 ZTEが活性状態のLレベルとなると、比較動作が停止 され、また電流ドライブトランジスタもオフ状態に駆動 される。

【0184】VBL発生回路5は、補のテストモード指示信号ZTEの活性化時動作し、センス電源電圧Vccsから中間電圧Vccs/2の電圧を生成してビット線プリチャージ電圧VBLとして出力する中間電圧発生回路5aと、テストモード指示信号TEおよびZTEの活性化時導通し、パッド70に与えられた電圧をビット線プリチャージ電圧VBLとして伝達するCMOSトラン

スミッションゲート5 bを含む。

【0185】中間電圧発生回路5aは、補のテストモード指示信号ZTEが活性状態のとき、出力ハイインピーダンス状態とされ、かつその中間電圧発生動作が停止される。パッド70は、ウェハレベルでのバーンイン試験時においては、適当なパッドであればよい。またパッケージ実装後のバーンイン試験時においては、このパッド70は、バーンイン試験時未使用となるピン端子に接続されたパッドであり、外部から、この空き状態のピン端子を介してビット線プリチャージ電圧が印加される。

【0186】中間電圧発生回路5aが、その電圧発生動作停止時、出力ハイインピーダンス状態とならない構成の場合には、中間電圧発生回路5aの出力部に、CMOSトランスミッションゲート5bと相補的に導通するCMOSトランスミッションゲートが設けられればよい。ここで、CMOSトランスミッションゲート5bを利用しているのは、ビット線プリチャージ電圧VBLとして、接地電圧および電源電圧Vcc(センス電源電圧と等しくなくてもよい)両者を伝達する必要があるためである。

【0187】この図22に示す構成を利用することにより、バーンイン試験などの加速試験時においてテストモード指示信号ZTEおよびTEに従ってセンス電源電圧Vccsの電圧レベルを変更し、かつビット線プリチャージ電圧VBLを所望の電圧レベルに設定することができる。

【0188】図23は、選択ワード線上に伝達される高 電圧Vppを発生する回路の構成を概略的に示す図であ る。図23において、ワード線駆動電圧発生部は、テス トモード指示信号TEの非活性化時動作し、外部電源電 30 圧Vexから高電圧Vppを生成する高電圧発生回路7 2 a と、テストモード指示信号 Z T E の活性化時導通 し、外部電源電圧Vexを昇圧電圧として伝達するpチ ャネルMOSトランジスタで構成されるトランスファー ゲート72bを含む。この高電圧Vppが、行選択回路 へ与えられ、選択ワード線(サブワード線)のHレベル が高電圧Vppレベルに設定される。したがって、この 加速試験時において、高電圧Vppとして外部電源電圧 Vexを伝達することにより、ワード線およびメモリセ ルキャパシタ間の電圧ストレスの加速を行なうことがで 40 きる。なお、センスアンプ電源回路6へ与えられる外部 電源電圧Vexと高電圧発生回路72aへ与えられる外 部電源電圧は、同じ電圧であってもよく、また別の電圧 であってもよい。

【0189】高電圧発生回路72aは、たとえばキャパシタのチャージポンプ動作を利用するチャージポンプ回路で構成され、テストモード指示信号TEが活性状態となると、このチャージポンプ動作が停止される。通常、高電圧発生回路72aは、その出力部に、高電圧Vppの電圧レベルを一定にするクランプ回路が設けられてい50

38

る。高電圧発生回路 7 2 a は、このテストモード指示信号TEの活性化時クランプ回路を非導通状態に設定し、かつ出力ハイインピーダンス状態に設定される。また、これに代えて、高電圧発生回路 7 2 a は、単にその出力部に、テストモード指示信号TE (および/または 2 TE)に応答して選択的に導通する出力ハイインピーダンス設定用の選択ゲート (トランスファゲートまたはトランスミッションゲート)を備えていてもよい。

【0190】図24は、ビット線BLおよびZBLの周辺回路の構成を示す図である。図24においては、ビット線分離ゲートは示していない。センスアンプ回路SAは、ゲートおよびドレインが交差結合されるpチャネルMOSトランジスタQ2およびQ3と、ゲートおよびドレインが交差結合されるnチャネルMOSトランジスタQ4およびQ5と、センスアンプ活性化信号/SONの活性化時導通し、センス電源電圧VccsをMOSトランジスタQ2およびQ3のソースノードへ伝達するセンスドライブトランジスタQ1と、センスアンプ活性化信号SONの活性化時導通し、MOSトランジスタQ4およびQ5のソースへ接地電圧Vssを伝達するセンスアンプドライブトランジスタQ6を含む。

【0191】ビット線プリチャージ/イコライズ回路BP/Eは、ビット線イコライズ指示信号BLEQに応答して導通するMOSトランジスタQ7-Q9を含む。MOSトランジスタQ7およびQ8が導通時、ビット線プリチャージ電圧VBLをビット線BLおよびZBLへ伝達する。

【0192】したがって、ビット線プリチャージVBLを電圧レベルを変化させることにより、ビット線プリチャージ/イコライズ回路BP/Eを介してビット線BLおよびZBLの電圧レベルを変化させることができる。センスアンプ動作時においては、センス電源電圧Vccsの電圧レベルを変更することにより、ビット線BLおよびZBLのうちHレベルのビット線電圧レベルを変更することができる。

【0193】 [他の構成例] 動作1および動作2において、まずLレベルのデータを全メモリセルに書込んだ後に、ビット線BLに接続されるメモリセルにHレベルのデータを書込んでいる。逆に、Hレベルのデータを全メモリセルに書込んだ後に、Lレベルのデータをビット線BLまたはZBLに接続されるメモリセルに書込む動作が行なわれてもよい。

【0194】ビット線BLに接続されるメモリセルが記憶するデータとビット線ZBLに接続するメモリセルが記憶するデータの論理レベルが異なっていればよい。

【0195】また、半導体記憶装置としては、標準DRAM、ロジック混載DRAMおよびクロック同期型DRAMのいずれであってもよい。・

【0196】加速試験としては、バーンイン試験の他に寿命試験であってもよい。

[0197]

×...

【発明の効果】以上のように、この発明に従えば、少数 の制御信号を用いて内部ロウアドレスの設定および内部 動作制御信号の発生を行なうように構成しているため、 外部からアドレス信号を印加する必要がなく、テスタの ピン数を低減することができ、かつ高速で加速試験を行 なうことができる。

【0198】すなわち、請求項1に係る発明に従えば、 第1のテストモード動作時ビット線プリチャージ回路を 活性化しかつ複数のワード線のうち第1の所定数のワー 10 ド線を同時に選択状態へ駆動しかつ第2のテストモード 動作時には複数のビット線プリチャージ回路を非活性化 しかつ複数のワード線の第2の所定数のワード線を同時 に選択状態へ駆動しかつセンスアンプ回路を活性化して いるため、所望のデータを各メモリセルへ書込み、メモ リセルキャパシタ間の電圧ストレス加速を容易に行なう ことができる。

【0199】請求項2に係る発明に従えば、第1のテス トモード動作時には、第1のビット線に接続されるメモ リセルが接続するワード線を選択状態へ駆動しており、 第1および第2のビット線に接続するメモリセルにそれ ぞれ互いに論理レベルの異なるデータを容易に書込むこ とができる。

【0200】請求項3に係る発明に従えば、ビット線へ 伝達される基準電圧レベルを第1の論理レベルに設定し ており、外部からの列アクセスを行なうことなく、選択 メモリセルへ第1の論理レベルのデータを書込むことが できる。

【0201】請求項4に係る発明に従えば、第1のテス トモード動作時に、先に、ワード線をすべて同時に選択 30 しかつビット線上の電圧を第2の論理レベルの電圧に設 定しており、すべてのメモリセルに、容易に同一論理レ ベルのデータを列アクセスを行なうことなく書込むこと ができ、第1のテストモード信号に従った動作時、確実 に、相補ビット線に接続されるメモリセルに論理レベル の異なるデータを容易に書込むことができる。

【0202】請求項5に係る発明に従えば、第2のテス トモード動作時、すべてのワード線を選択しており、容 易にすべてのメモリセルのキャパシタ間の電圧ストレス を加速することができ、バーンイン試験時間を短縮する 40 ことができる。

【0203】請求項6に係る発明に従えば、第2のテス トモード時、物理的に1本おきに配置されたワード線を 同時に選択状態へ駆動しており、ワード線間短絡故障を 検出することができる。

【0204】請求項7に係る発明に従えば、シェアード センスアンプ構成において、第1のテストモード時ビッ ト線プリチャージ回路を活性化し、かつビット線論理回 路を非活性状態とし、ワード線を各メモリブロックにお いて所定数のワード線を選択して第2のテストモード動 50 からアドレス指定を行なうことなく少数の制御信号で内

40

作時、ビット線プリチャージ回路を非活性状態とし、か つ複数のワード線を同時に選択して、複数のセンスアン プ回路を活性化しかつビット線分離回路を非活性状態と しており、容易に、シェアードセンスアンプ構成の記憶 装置においても、メモリセルキャパシタ間の電圧ストレ スを加速することができる。また、複数行のメモリセル の電圧ストレス加速を同時に行なうため、バーンイン試 験時間を短縮することができる。

【0205】請求項8に係る発明に従えば、第1のテス トモード動作時、第1のビット線に接続するメモリセル が接続する第1のワード線を選択状態へ駆動しており、 シェアードセンスアンプ構成においても、各メモリブロ ックにおいて第1のビット線に接続されるメモリセルに 対し列アクセスを行なうことなく同一論理レベルのデー 夕を書込むことができる。

【0206】請求項9に係る発明に従えば、第1のテス トモード動作時第1のテスト指示信号に従ってビット線 電圧を第1の論理レベルに設定しており、活性状態のビ ット線プリチャージ回路を介してビット線上の電圧レベ ルを所望の電圧レベルに設定することができ、応じてメ モリセルに対し所望の論理レベルのデータを書込むこと ができる。

【0207】請求項10に係る発明に従えば、請求項9 の動作の前に、複数のワード線を同時にすべて選択し、 ビット線プリチャージ回路を介してビット線の電圧を第 2の論理レベルに設定しており、各メモリブロックにお いて容易に第1および第2のビット線に接続されるメモ リセルに異なる論理レベルのデータを書込むことができ

【0208】請求項11に係る発明に従えば、第2のテ ストモード動作時すべてのワード線を選択状態へ駆動し ており、シェアードセンスアンプ構成においても、すべ てのメモリセルの加速試験を同時に行なうことができ

【0209】請求項12に係る発明に従えば、第2のテ ストモード動作時、物理的に1本おきのワード線を選択 状態へ駆動しており、各メモリブロックにおいて、ワー ド線間短絡を容易に検出することができる。

【0210】請求項13に係る発明に従えば、テスト制 御回路は、外部からの複数の制御信号に従って複数の内 部動作制御信号の活性化タイミングを決定しており、こ れらの内部動作制御信号が行系回路の動作タイミングを 決定しており、容易に加速試験モード時外部制御信号に 従って行選択動作を実行することができ、アドレス指定 を行なう必要がなく、制御信号の数を低減することがで き、応じてテスタのピン数を低減することができる。

【0211】請求項14に係る発明に従えば、外部から の複数の制御信号に従ってテスト制御回路がワード線を 特定する内部アドレス信号を生成しており、容易に外部

部アドレス信号を生成することができ、テスタがアドレ ス信号を生成する必要がなく、テスタのピン数が低減さ れる。

【0212】請求項15に係る発明に従えば、シェアー ドセンスアンプ構成において複数のメモリブロックすべ てを同時に選択状態へ駆動しており、メモリブロックす べてにおいて同時に加速試験を行なうことができ、加速 試験時間を短縮することができる。

## 【図面の簡単な説明】

. . .

この発明に従う半導体記憶装置の全体の構成 10 【図1】 を概略的に示す図である。

テストモード指示信号発生部の構成を概略的 【図2】 に示す図である。

【図3】 テストモード指示信号発生部の他の構成を概 略的に示す図である。

【図4】 図1に示すテスト信号発生回路の構成を示す 図である。

図1に示すテスト制御機能付行系制御回路の 【図5】 概略構成を示す図である。

図1に示すメモリセルアレイの構成を概略的 20 【図6】 に示す図である。

【図7】 この発明の実施の形態における動作1の状態 を概略的に示す図である。

【図8】 この発明の実施の形態における動作2の状態 を概略的に示す図である。

【図9】 この発明の実施の形態における動作3の状態 を概略的に示す図である。

この発明の実施の形態における動作4の状 【図10】 態を概略的に示す図である。

この発明の実施の形態における動作5の状 30 【図11】 態を概略的に示す図である。

【図12】 この発明の実施の形態における動作5の状 態におけるメモリセルキャパシタの記憶データを示す図 である。

【図13】 図1に示すテスト制御機能付行系制御回路 の詳細構成を示す図である。

図13に示すテスト制御機能付行系制御回 路の動作を示すタイミングチャート図である。

【図15】 図1に示すアドレスバッファの構成を示す 図である。

【図16】 図1に示すアドレスバッファの構成を示す 図である。

【図17】 図1に示す行選択回路に含まれるプリデコ ーダの構成を示すずである。

(A) は、図1に示す行選択回路のプリデ 【図18】 コーダの残りの部分の構成を示し、(B)は、(A)に 示すプリデコーダの入出力真理値を示す図である。

【図19】 メモリブロックとプリデコード信号との対

42

応関係を示す図である。

【図20】 この発明に従う半導体記憶装置のセンスア ンプ帯およびセンスアンプ帯制御回路の構成を示す図で

この発明に従う半導体記憶装置のメモリブ 【図21】 ロックの構成を概略的に示す図である。

【図22】 図1に示すVBL発生回路およびセンスア ンプ電源回路の構成を概略的に示す図である。

【図23】 高電圧発生部の構成を概略的に示す図であ る。

【図24】 この発明に従う半導体記憶装置におけるビ ット線周辺回路の構成を示す図である。

従来の半導体記憶装置の行選択回路の構成 【図25】 を示す図である。

【図26】 図25に示す行選択回路の動作を示す信号 波形図である。

【図27】 従来の半導体記憶装置のビット線周辺回路 の構成を概略的に示す図である。

【図28】 図27に示すビット線周辺回路の動作を示 す信号波形図である。

【図29】 (A)は、従来の半導体記憶装置のメモリ セルのレイアウトを概略的に示す図であり、(B)は、 メモリセルの断面構成を概略的に示す図である。


【符号の説明】


1 メモリセルアレイ、2 アドレスバッファ、3 行 選択回路、4 ビット線周辺回路、5 VBL発生回 路、6 センスアンプ電源回路、7 テスト制御回路、 8 テスト信号発生回路、10 テスト制御機能付行系 制御回路、11aパッド、11b テストモード設定回 路、10a アドレス制御信号発生部、10b アドレ スイネーブル信号発生部、10c ビット線イコライズ


信号発生部、10d ロウデコーダイネーブル信号発生 部、10e センスアンプ活性化信号発生部、SAB0 -SAB16 センスアンプ帯、MB0-MB15 メ モリブロック、BIGL ビット線分離回路、BPC ビット線プリチャージ回路、SAG センスアンプ群、 BIGR ビット線分離回路、MC, MCe, MCo メモリセル、BP/E ビット線プリチャージ/イコラ


イズ回路、SA センスアンプ回路、Cm メモリセル 40 キャパシタ、BG00, BG10, BG11, BG01 ビット線分離ゲート、SA0、SA1 センスアンプ


回路、BP/E0, BP/E1 ビット線プリチャージ /イコライズ回路、30 プリデコーダ、40a, 40 b ブロックデコーダ、42 OR回路、43,49 ローカルセンスアンプ駆動回路、47、50 NAND 回路、44,46,51 インバータ回路、60 ロー カルブロックデコーダ、61 ロウデコーダ回路、62 a-62d プリデコーダ。
















【図15】







【図19】




【図18】





動作	φ0	φl	φ2	選択プリデコード信号
1	Н	н	L	X<0> ~ X<3>
2	L	Н	Н	X<0> , X<3>
3	Н	L	Н	X<0> , X<2>
4, 5	Н	Н	Н	X<0> — X<3>
	L	Н	L	X<1> , X<3>
	Н	L	L	X<0> , X<2>






【図22】







【図25】




【図27】




【図26】




【図28】





【図29】



フロントページの続き

(72) 発明者 加藤 哲夫

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

Fターム(参考) 5B024 AA15 BA07 BA10 BA13 BA15

BA17 BA18 BA21 BA25 BA29

CA07 CA16 CA27 EA02 EA03

EA04

5L106 AA01 DD04 DD06 DD11 DD22

DD23 DD36 EE02